前言

大部分ADC均需要輸入信號具有一定的驅(qū)動(dòng)能力，以滿足ADC內(nèi)部采樣電路的建立要求。然而在很多應(yīng)用場景，類如傳感器前端等，輸入信號驅(qū)動(dòng)能力極弱，因此需要在輸入信號和ADC之間使用Buffer來提供ADC需要的驅(qū)動(dòng)能力。Buffer通常用單位增益反饋的運(yùn)放組成，而運(yùn)放的增益，帶寬影響著經(jīng)過緩沖器后被ADC所采集的信號的精度，線性度，因此Buffer中運(yùn)放的設(shè)計(jì)尤為重要。

除上述兩點(diǎn)之外，根據(jù)奈奎斯特采樣定律，為了防止輸入信號被采樣后發(fā)生混疊，一些應(yīng)用中會將抗混疊濾波器與Buffer在一起實(shí)現(xiàn)，例如在電路中級聯(lián)一個(gè)簡單的串聯(lián)RC組成的抗混疊濾波器。

上述情況均為運(yùn)放組成的閉環(huán)負(fù)反饋放大電路，因此在對其中運(yùn)放設(shè)計(jì)時(shí)主要考慮增益，帶寬以及穩(wěn)定性等指標(biāo)，其中帶寬和穩(wěn)定性隨著運(yùn)放的反饋系數(shù)或者負(fù)載電容等在不同情況下的不同使得分析更為復(fù)雜一些。

本文對兩種情況下運(yùn)放的速度和穩(wěn)定性進(jìn)行淺析。

情況1：驅(qū)動(dòng)器直接驅(qū)動(dòng)ADC

圖1 Buffer直接驅(qū)動(dòng)ADC

本文所討論的第一種情況為Buffer直接驅(qū)動(dòng)ADC，這種應(yīng)用場景通常在ADC片上集成實(shí)現(xiàn)，因?yàn)樾盘栞斎階DC之前已經(jīng)經(jīng)過了抗混疊濾波，因此不需要在驅(qū)動(dòng)器上再進(jìn)行濾波。這種情況和我們之前的一篇文章中分析開關(guān)電容采樣的過程類似，忽略采樣開關(guān)的導(dǎo)通阻抗，運(yùn)放在每次采樣時(shí)需要處理兩個(gè)過程：

• 開關(guān)導(dǎo)通瞬間的階躍響應(yīng)過程；
• 階躍響應(yīng)完成之后的低通濾波器跟隨過程。

階躍響應(yīng)階段采樣電容上的電壓隨時(shí)間的變化可以表示為 式(1) :

對于該低通濾波器，存在兩個(gè)要求：

• 輸入信號要在濾波器帶寬內(nèi)，在滿足階躍響應(yīng)的建立要求后，這一點(diǎn)很容易滿足（因?yàn)椴蓸?a href="http://www.brongaenegriffin.com/tags/時(shí)鐘/" target="_blank">時(shí)鐘頻率通常會比信號頻率高很多）；
• 該濾波器具有很好的線性度，這一點(diǎn)可以通過將濾波器的帶寬設(shè)置得足夠高或者保證其頻率響應(yīng)不隨輸入信號變化來實(shí)現(xiàn)（參考之前關(guān)于開關(guān)電容線性度的文章）。

綜上，之所以存在上述兩個(gè)要求，本質(zhì)上時(shí)因?yàn)锽uffer在同時(shí)處理兩個(gè)信號：輸入信號和時(shí)鐘引起的階躍信號。后者頻率更快，因此通常對Buffer提出了更高的要求。（但也不能一概而論，具體情況需要具體分析）。

情況2：Buffer+抗混疊RC濾波器驅(qū)動(dòng)ADC

圖2 Buffer+抗混疊RC濾波器驅(qū)動(dòng)ADC

在一些ADC Buffer設(shè)計(jì)時(shí)，會在Buffer之后級聯(lián)RC低通濾波器組成抗混疊濾波器，如圖2所示。這種情況與情況1的不同為：由于濾波電容CF選取通常遠(yuǎn)大于ADC的采樣電容，因此在采樣發(fā)生時(shí)，運(yùn)放輸出發(fā)生的電壓變化很?。妷鹤兓拇笮∪Q于CF與CS上的電荷分享），因此運(yùn)放不需要處理階躍響應(yīng)，只需要處理輸入信號（將輸入信號低通傳遞至VX處），運(yùn)放+抗混疊濾波器組合形成的低通濾波器只需要滿足帶寬大于輸入信號的帶寬即可。

假設(shè)Buffer運(yùn)放輸出阻抗為r out ，沒有抗混疊濾波時(shí)的輸出電容為C load ，那么級聯(lián)抗混疊濾波器后，運(yùn)放的輸出極點(diǎn)從1/(routC load )變?yōu)橐粋€(gè)極點(diǎn)1/((r out +R F )C F )和一個(gè)零點(diǎn)1/(RFC F )。該極點(diǎn)和零點(diǎn)距離很近，因此在考慮運(yùn)放的頻率響應(yīng)時(shí)應(yīng)考慮二者的抵消作用。

例如對一個(gè)單級運(yùn)放，輸出極點(diǎn)本身為其主極點(diǎn)，但級聯(lián)抗混疊濾波后的零極點(diǎn)抵消使得輸出極點(diǎn)被抵消，主極點(diǎn)變成了其他寄生高頻極點(diǎn)，運(yùn)放很容易不穩(wěn)定；而對于一個(gè)密勒補(bǔ)償?shù)膬杉夁\(yùn)放，主極點(diǎn)為第一級輸出極點(diǎn)，輸出極點(diǎn)通常為第二極點(diǎn)，級聯(lián)抗混疊濾波后雖然讓輸出極點(diǎn)變小至低頻（由于CF很大），但其被零點(diǎn)抵消，主極點(diǎn)仍為第一級輸出極點(diǎn)，而輸出極點(diǎn)“消失”，那么運(yùn)放的穩(wěn)定性不變或者變得更好。同時(shí)，VOUT處的帶寬仍為運(yùn)放本身的帶寬。

而信號傳遞到VX處，除了主極點(diǎn)外，增加了一個(gè)極點(diǎn)：1/(RFC F )，如果運(yùn)放主極點(diǎn)遠(yuǎn)大于增加的極點(diǎn)，那么VX處的帶寬由增加的極點(diǎn)決定，即為抗混疊濾波器的帶寬。

由上述分析可知，在設(shè)計(jì)圖2電路中的運(yùn)放時(shí)，只需要保證兩級運(yùn)放自身的穩(wěn)定性且閉環(huán)帶寬遠(yuǎn)大于抗混疊濾波器的帶寬，那么級聯(lián)抗混疊濾波器后運(yùn)放同樣穩(wěn)定，且輸入信號的帶寬由抗混疊濾波器決定。

總結(jié)

本文簡單分析了ADC驅(qū)動(dòng)器設(shè)計(jì)時(shí)的速度設(shè)計(jì)考慮，并針對兩種常見的情況進(jìn)行了單獨(dú)的分析，希望可以為讀者在設(shè)計(jì)或者選擇ADC驅(qū)動(dòng)器時(shí)提供一些設(shè)計(jì)參考。