摘要：本文主要針對用于ESD防護的SCR結(jié)構(gòu)進行了研究。通過對其ESD泄放能力和工作機理的研究，為納米工藝下的IC設(shè)計提供ESD保護。本文的研究主要集中在兩種常見的SCR上，低觸發(fā)電壓SCR（LVTSCR）與二極管輔助觸發(fā)SCR（DTSCR）。本文也對以上兩種SCR結(jié)構(gòu)進行了改進，使得其能夠在不同工作環(huán)境和相應電壓域下達到相應的ESD防護等級。本文的測試與分析基于傳輸線脈沖測試儀（TLP）與TCAD仿真進行，通過對SCR中的正反饋工作機理的闡述，證明了SCR結(jié)構(gòu)是一種新穎有效的ESD防護器件。

　　1 引言靜電放電（ESD）現(xiàn)象，一直是困擾集成電路設(shè)計與制造的一個難題。在整個集成電路的制造。封裝。運輸過程中都會產(chǎn)生靜電，并對集成電路造成可能的損壞。每年，因ESD導致的電子產(chǎn)品失效所占比例從23%到72%不等。尤其是當集成電路制造進入納米工藝（《90nm）以后，隨著MOS晶體管尺寸的減小，集成電路整體的抗ESD能力愈發(fā)下降，而ESD應力本身并不會隨著工藝尺寸的減小而減弱。另一方面，工作電壓的降低。射頻以及功率電路的特殊應用環(huán)境。IO端口的尺寸限制都對ESD防護結(jié)構(gòu)提出了更高更加細化的要求。

　　ESD防護器件主要分為二極管。MOS管和SCR結(jié)構(gòu)。其中二級管結(jié)構(gòu)簡單，寄生效應少，適合射頻領(lǐng)域的ESD防護，不會給電路引入過多的寄生參數(shù)。而MOS管常采用柵接地的形式（GGNMOS），因其良好的工藝兼容性。各項ESD性能較為折中被廣泛的應用于集成電路IO端口的防護之中。相比前兩者，硅控整流器（SCR）結(jié)構(gòu)有著最高的ESD效率。在相同的面積之下，SCR結(jié)構(gòu)能夠達到二極管或MOS 管結(jié)構(gòu)的數(shù)倍ESD防護效果。但因為SCR的I-V曲線呈現(xiàn)一種深回滯的狀態(tài)，容易導致ESD防護失效和閂鎖效應的發(fā)生，這使得普通的SCR結(jié)構(gòu)一般不能直接用于集成電路的ESD防護。需要針對不同電路的工作環(huán)境和工作電壓，對SCR結(jié)構(gòu)進行相應的改進設(shè)計。低觸發(fā)電壓SCR（LVTSCR）與二極管輔助觸發(fā)SCR（DTSCR）就是兩種較為成功的SCR改進結(jié)構(gòu)。

　　2 LVTSCR結(jié)構(gòu)概述LVTSCR是最早應用于ESD防護的SCR結(jié)構(gòu)之一，其結(jié)構(gòu)特點是SCR中內(nèi)嵌了一個GGNMOS的結(jié)構(gòu)（圖1），帶來的好處是觸發(fā)電壓的大幅度降低，基本能夠?qū)CR的觸發(fā)電壓降低到同工藝下的GGNMOS的水平。

　　一個65nm工藝下的典型50um單叉指LVTSCR的TLP測試曲線如圖2所示。該LVTSCR 的回滯點在6.8V，維持電壓點2.6V.50um單叉指的It2能夠達到2.4A.為對于圖2中回滯點附近放大部分的曲線觀察可以看到早在不到6V 時，LVTSCR就已經(jīng)呈現(xiàn)開啟的狀態(tài)，有微弱的電流流過LVTSCR.6V左右的開啟電壓這與同樣線寬下的GGNMOS觸發(fā)電壓是非常接近的，這部分電流正是在瞬態(tài)ESD條件下流過LVTSCR溝道部分的電流。

　　正是因為有了內(nèi)嵌的柵結(jié)構(gòu)，使得LVTSCR能夠獲得與相同工藝下GGNMOS一樣的觸發(fā)，實現(xiàn)低電壓開啟的目的。另外還是要注意到，盡管采用了內(nèi)嵌柵實現(xiàn)觸發(fā)電壓的降低，LVTSCR的維持電壓依舊是比較低的，如此低的維持電壓非常容易發(fā)生閂鎖效應，為此必須對LVTSCR進行提高維持電壓的設(shè)計。

　　對于SCR結(jié)構(gòu)，最為常用的提高維持電壓的方法就是拉伸SCR中兩個寄生三極管結(jié)構(gòu)的基區(qū)寬度。

　　通過降低三極管的電流放大能力來減弱SCR開啟后正反饋的效果，最終達到提高維持電壓的目的。

　　圖3（a）中的Dl控制的是LVTSCR的寄生NPN三極管的基區(qū)寬度。通過不斷增加D1的寬度，可以獲得具有高維持電壓的LVTSCR結(jié)構(gòu)。圖4中實心部分的曲線就是采用了不同Dl的LVTSCR所獲得的TLP測試曲線，可以觀察到隨著D1從 lure增加到4um，LVTSCR的維持電壓從最低的3.2V增加到了5V.如此高的維持電壓僅與觸發(fā)電壓有著不到2V的工作區(qū)間，避免了ESD防護失效和閂鎖效應的發(fā)生。

　　盡管達到了提高維持電壓的目的，圖3（a）中的方法畢竟還是缺乏效率。因為只是在橫向上增加器件的寬度，所以帶來的是ESD器件整體面積的增大，這對于目前寸土寸金的IO口來說，顯然是一種不能夠接受的方案。為了更好地利用起硅片面積，做到有效提高維持電壓的目的，本文提出了一種通過增加浮空N阱從縱向上也增加基區(qū)寬度的方法，如圖3（b）所示。在拉伸后的Dl區(qū)間增加一個N阱結(jié)構(gòu)，該N阱結(jié)構(gòu)因為在電位上不與陽極或者陰極相連，所以其電位上是浮空的。如圖3（b）中虛線部分所示，浮空N阱的加入使得基區(qū)寬度不再是橫向上的一段距離，而是要加上兩段N 阱的深度。在版圖上，該改進結(jié)構(gòu)并未增加任何的面積，是一種非常有效率的提高維持電壓的方案。通過圖4中空心曲線與實心曲線的對比我們可以看到：相比同樣寬度的LVTSCR，增加了浮空N阱的LVTSCR的維持電壓要高的多，維持電壓的提高從0.3V至1v不等。

　　采用TCAD仿真分析，可以看到增加了浮空N阱后LVTSCR內(nèi)觸發(fā)電流的流向。因為在浮空N阱與 P型襯底之間會形成反型層隔絕電流經(jīng)過，所以流經(jīng)此處的電流必須饒果果浮空N阱的底部從陽極流向陰極，即電流路徑被人為地延長了，這也是為什么增加浮空N 阱能夠有效增加基區(qū)寬度，提高維持電壓的原因。