引言

　　USB通用串行總線（Universal Serial Bus）是被PC機廣泛采用的一種總線，目前已經(jīng)在計算機主板上大量集成，成為一種標(biāo)準(zhǔn)配置接口。它的即插即用、真正的熱插拔、可總線供電、高性能和系統(tǒng)造價低等一系列的優(yōu)點，使得USB接口得到了廣泛的應(yīng)用。特別是隨著USB2.0高速傳輸協(xié)議的出現(xiàn)，其數(shù)據(jù)傳輸速度達到了480Mb/s，使得USB接口方式的虛擬儀器系統(tǒng)成為今天低成本虛擬儀器系統(tǒng)的主流。本文設(shè)計了基于USB2.0高速傳輸?shù)臄?shù)據(jù)采集系統(tǒng)，整個數(shù)據(jù)傳輸過程完全采用DMA方式，達到了較高的數(shù)據(jù)傳輸速度。

　　1、系統(tǒng)介紹

　　系統(tǒng)總體結(jié)構(gòu)如圖1所示。采用Philips公司的微控制器LPC2888作為系統(tǒng)核心控制器。前端數(shù)據(jù)采集模塊由一片CPLD實現(xiàn)對數(shù)據(jù)采集和觸發(fā)控制的功能。當(dāng)系統(tǒng)和計算機成功連接進入工作狀態(tài)后，LPC2888從USB接口接收來自應(yīng)用程序的控制命令，然后通過控制CPLD對數(shù)據(jù)采集模塊采樣通道、采樣速率和觸發(fā)模式進行配置后啟動數(shù)據(jù)采集。CPLD控制模數(shù)轉(zhuǎn)換器獲取采樣數(shù)據(jù)，同時配合LPC2888通用DMA控制器的接口時序?qū)⒉蓸訑?shù)據(jù)以DMA方式傳輸?shù)絃PC2888內(nèi)部緩存。最后由USB高速設(shè)備接口將采樣數(shù)據(jù)從LPC2888內(nèi)部緩存?zhèn)鬏數(shù)接嬎銠C，在計算機中實現(xiàn)數(shù)據(jù)記錄、數(shù)據(jù)處理和波形顯示等功能。

　　圖1 系統(tǒng)總體結(jié)構(gòu)圖

　　1.1 LPC2888微控制器

　　LPC2888是一款基于ARM7TDMI內(nèi)核的微控制器，帶有8kB高速緩存，最高工作時鐘頻率60MHz。在結(jié)構(gòu)上增加了多通道通用DMA控制器（GPDMA）。它支持存儲器到存儲器，存儲器到外設(shè)，外設(shè)到存儲器和外設(shè)到外設(shè)的DMA傳輸。本系統(tǒng)采用GPDMA控制器實現(xiàn)數(shù)據(jù)從前端數(shù)據(jù)采集模塊到內(nèi)部緩存的DMA傳輸。同時，LPC2888集成有USB高速設(shè)備控制器。它完全兼容USB2.0協(xié)議，支持USB高速傳輸，理論最高傳輸速度480Mb/s，其內(nèi)部結(jié)構(gòu)如圖2所示。USB設(shè)備控制器直接掛接在LPC2888系統(tǒng)內(nèi)部核心總線AHB上，可以方便地與ARM控制器內(nèi)核及外部存儲器交換數(shù)據(jù)。其內(nèi)部包含一個DMA引擎，當(dāng)USB接口運行在DMA模式時，DMA引擎作為AHB總線上的主機，在ARM內(nèi)部緩存和USB設(shè)備控制器緩存之間傳遞數(shù)據(jù)，傳輸過程不需要控制器內(nèi)核程序的參與，所以能夠達到較高的數(shù)據(jù)傳輸速度。

　　圖2 USB高速設(shè)備控制器內(nèi)部結(jié)構(gòu)圖

　　1.2 數(shù)據(jù)采集模塊

　　數(shù)據(jù)采集模塊主要由信號調(diào)理電路、模數(shù)轉(zhuǎn)換電路、觸發(fā)控制電路和CPLD構(gòu)成。模數(shù)轉(zhuǎn)換器采用美國模擬器件公司（ADI）推出的快速12位雙通道模數(shù)轉(zhuǎn)換器AD9238。單雙通道選擇和采樣頻率控制通過CPLD控制邏輯來實現(xiàn)。

　　2、數(shù)據(jù)傳輸過程DMA方式的設(shè)計與實現(xiàn)

　　系統(tǒng)中數(shù)據(jù)傳輸過程包含兩個環(huán)節(jié)，一個是從CPLD到LPC2888內(nèi)部緩存，另一個是從LPC2888內(nèi)部緩存通過USB接口到計算機。兩個環(huán)節(jié)都采用DMA方式傳輸數(shù)據(jù)，兩個環(huán)節(jié)之間的協(xié)調(diào)通過GPDMA控制器產(chǎn)生的半滿、全滿中斷來實現(xiàn)。整個數(shù)據(jù)傳輸過程完全采用DMA的傳輸方式，從而可以消除因微控制器固件程序執(zhí)行較慢而造成的對數(shù)據(jù)傳輸速度的影響。

　　2.1 從CPLD到LPC2888內(nèi)部緩存的DMA傳輸

　　CPLD從AD9238獲得兩個12位的轉(zhuǎn)換結(jié)果，經(jīng)過位數(shù)變換后送到32位的數(shù)據(jù)信號線。數(shù)據(jù)信號線直接連接到LPC2888的P0口（32位）。由于CPLD內(nèi)部沒有數(shù)據(jù)緩存過程，所以為了保證不丟失采樣點，從CPLD到LPC2888內(nèi)部緩存的DMA傳輸必須保證連續(xù)性和實時性。為此，系統(tǒng)采取了如下解決方案：

　　1） 在LPC2888內(nèi)部RAM中開辟兩塊相同大小的緩存空間：buffer1和buffer2。將通用DMA控制器的通道3和通道5分別配置為從P0口到buffer1和buffer2的DMA通道。

　　2） 配置DMA通道3和通道5為外部信號控制模式，由CPLD作為DMA數(shù)據(jù)傳輸過程的主機。

　　3） DMA通道3和通道5采用交替工作的方式，由CPLD控制邏輯實現(xiàn)。

　　CPLD與LPC2888之間的硬件連接如圖3所示。其中DMAEn是DMA通道的外部使能控制信號，其上升沿啟動一次DMA操作。DMAReq是DMA數(shù)據(jù)同步信號，該信號控制數(shù)據(jù)節(jié)拍，每次DMA操作傳輸4096個數(shù)據(jù)。IO口P2.0和P2.1分別為啟動停止和采樣模式選擇控制信號線，實現(xiàn)LPC2888對CPLD的控制。系統(tǒng)采用Verilog HDL語言描述CPLD控制邏輯，從CPLD到LPC2888內(nèi)部緩存的DMA傳輸時序如圖4所示。

　　圖3 CPLD與ARM接口

　　圖4 GPDMA傳輸時序圖