英國(guó)語音與音頻方案供貨商XMOS發(fā)表專用于機(jī)器學(xué)習(xí)的Xcore處理器核心，從而為人工智能物聯(lián)網(wǎng)（AIoT）應(yīng)用打造全新的跨界處理器（crossover processor）。機(jī)器學(xué)習(xí)版Xcore.ai處理器量產(chǎn)成本可望低于1美元。

Xcore.ai基于XMOS專有核心設(shè)計(jì)建構(gòu)的第三代產(chǎn)品，專用于端點(diǎn)設(shè)備中進(jìn)行實(shí)時(shí)的AI推論和決策，還能夠執(zhí)行訊號(hào)處理、控制與通訊功能。

該第三代芯片的新亮點(diǎn)在于專為機(jī)器學(xué)習(xí)應(yīng)用而設(shè)計(jì)的向量管線功能。它是同類產(chǎn)品中唯一支持二值化（1位）神經(jīng)網(wǎng)絡(luò)的跨界處理器。針對(duì)端點(diǎn)應(yīng)用中的超低功耗AI而言，二值化神經(jīng)網(wǎng)絡(luò)的重要性正日益提高，因?yàn)樗鼈兲峁┝舜蠓纳频男阅芎蛢?nèi)存密度，而僅適度地折衷一點(diǎn)精度（Xcore.ai仍可支持32位、16位和8位數(shù)字）。

Xcore.ai跨界處理器（來源：XMOS）

這讓Xcore.ai躋身支持AI功能的新興端點(diǎn)處理器之列，成為所謂的“跨界處理器”。“跨界處理器”（crossover processor）一詞由恩智浦半導(dǎo)體（NXP Semiconductors）創(chuàng)造，形容一種重要的新設(shè)備類型，兼具應(yīng)用處理器（AP）的性能以及微控制器（MCU）的易用性、低功耗與實(shí)時(shí)操作；透過“跨界處理器”，有助于將AP的性能帶到MCU領(lǐng)域，打破高階MCU和低階AP之間的技術(shù)鴻溝。

XMOS首席技術(shù)官M(fèi)ark Lippett在接受《EE Times》的專訪時(shí)說：“如果您與客戶討論到『微控制器』（MCU），他們想到的是價(jià)格約75美分或更低、性能相對(duì)較低以及約為100MIPS的Cortex-M0、M3或M4系列。而‘SoC’可能是采用四核架構(gòu)A53核心且執(zhí)行速度達(dá)到1KHz的產(chǎn)品。在二者之間還存在很大的差距，例如語音處理器就是一道難解的數(shù)學(xué)習(xí)題，它需要數(shù)千MIPS。因此，在二者中間這個(gè)真正重大的應(yīng)用領(lǐng)域之間還存在著很大的空白，應(yīng)該為其定義一個(gè)新的名稱。”

Xcore.ai躋身新興的AIoT跨界處理器之列（來源：XMOS）

語音接口

XMOS于去年7月發(fā)布的第二代產(chǎn)品XVF3510是一款語音接口ASIC，但在該芯片底層同樣基于該公司專有的Xcore設(shè)計(jì)，并隨附韌體出貨。其基于XVF3510的遠(yuǎn)場(chǎng)語音解決方案參考設(shè)計(jì)能夠滿足亞馬遜（Amazon）的Alexa語音服務(wù)要求。

鑒于XMOS長(zhǎng)期在語音領(lǐng)域的耕耘，Xmos.ai芯片理所當(dāng)然地最初將針對(duì)需要AI用于關(guān)鍵詞偵測(cè)或詞典搜尋功能的語音接口應(yīng)用。

“明確來說，語音是端點(diǎn)上最重要的AI工作負(fù)載，而且可能還會(huì)持續(xù)相當(dāng)長(zhǎng)的一段時(shí)間。但是，為了讓語音接口的表現(xiàn)更好，您會(huì)發(fā)現(xiàn)設(shè)備將變得更加多模態(tài)?！盠ippett描述了一種使用不同類型傳感器而使應(yīng)用更具情境感知能力的趨勢(shì)，無論是偵測(cè)個(gè)人的存在還是從某個(gè)位置發(fā)話，都需要這種情境感知功能。

XMOS首席技術(shù)官M(fèi)ark Lippett

他說：“改善用戶體驗(yàn)的機(jī)會(huì)很多，不只是透過傾聽音訊，還可以執(zhí)行更多功能來實(shí)現(xiàn)?！?/p>

物聯(lián)網(wǎng)（IoT）設(shè)備中的許多AI應(yīng)用都取決于隱私、安全和防護(hù)的組合，這必須在端點(diǎn)進(jìn)行處理。例如，如果廚房中只有小孩的話，以語音和雷達(dá)開關(guān)烤箱的電器安全功能就很重要。

因此，Xcore.ai將為市場(chǎng)提供可用于創(chuàng)建語音接口的工具庫(kù)，但是Lippett表示，客戶已有足夠的容量建構(gòu)自己的系統(tǒng)。它包括一個(gè)用于攝影機(jī)輸入的MIPI接口。

Xcore架構(gòu)

Xcore.ai芯片可提供高達(dá)3200MIPS、51.2GMACC和1600 MFLOPS的性能，并具備1MB的嵌入式SRAM，以及一個(gè)用于擴(kuò)展的低功耗DDR界面。

據(jù)XMOS表示，相較于Cortex-M7，雖然可提供相當(dāng)于Xcore.ai的整合度以及類似的操作頻率，XMOS的芯片則使其AI處理性能提高了32倍，DSP性能提高15倍。

Lippett說：“端點(diǎn)應(yīng)用必須具有性價(jià)比，顧此失彼地討論其中一項(xiàng)性能并沒什么意義。我們?cè)趦r(jià)格方面一向具有競(jìng)爭(zhēng)力，量產(chǎn)后的價(jià)格還可以低至1美元。廣義而言，我們的成本僅為“Cortex-M7同類產(chǎn)品的一半”，而在性能上更是無與倫比?！?/p>

Xcore方塊圖（來源：XMOS）

Xcore.ai采用XMOS專有的Xcore架構(gòu)。Xcore本身建立在稱為邏輯核心的建構(gòu)模塊上，可用于I/O、DSP、控制功能或AI加速。在每個(gè)圖塊（tile）中有8個(gè)邏輯核心，每個(gè)Xcore.ai芯片中有2個(gè)tile，設(shè)計(jì)人員可以選擇為每項(xiàng)功能分配多少核心。每個(gè)tile中還包含內(nèi)存、算數(shù)邏輯單元（ALU）以及與邏輯核心共享訪問權(quán)限的向量單元。

Lippett說：“重點(diǎn)在于其以一種非?？深A(yù)測(cè)的方式［共享存?。?。這就是Xcore的特色。最初，我們希望為軟件工程師提供I/O的靈活性，但如果錯(cuò)過期限，硬件就無法兼容。因此，Xcore采用多核心，原因并不在于我們想分擔(dān)工作負(fù)載而加處理——這部份我們已能做到。采用多核心是因?yàn)槲覀兿Ｍ麨閼?yīng)用的特定部份提供專用資源，以便在需要時(shí)即已就緒。它采用由下而上的設(shè)計(jì)，因而可提供這種定時(shí)精度?！?/p>

將各種不同的功能（I/O、DSP、控制與AI）映像到韌體的邏輯核心，可以創(chuàng)建一種完全以軟件編寫的“虛擬SoC”。在以下的圖示中，一個(gè)核心正執(zhí)行通常以硬件完成的任務(wù)（例如I2S、I2C和LED驅(qū)動(dòng)器），有些核心處理神經(jīng)網(wǎng)絡(luò)，而其他核心則執(zhí)行通常以軟件完成的任務(wù)。在軟件中定義這些任務(wù)可能速度更快些，更能因應(yīng)IoT設(shè)備的瞬態(tài)需求。Lippett說，開發(fā)成本也較便宜，讓開發(fā)商即使是在較小的細(xì)分市場(chǎng)中也能打造更經(jīng)濟(jì)的解決方案。

Xcore應(yīng)用（來源：XMOS）

Lippett說：“我們觀察市場(chǎng)進(jìn)展的方式是，市場(chǎng)需要更多樣化的功能，而公司必須更快地做出回應(yīng)。如果不建立一款非常通用的平臺(tái)，最終可能無法滿足任何細(xì)分市場(chǎng)的需求，那么也就難以在IoT上押注兩年的時(shí)間。而今，“藉由Xcore.ai”，就能更輕松地以更低的資本支出讓設(shè)備更快地投放市場(chǎng)，也能實(shí)際針對(duì)較小市場(chǎng)少量投注，讓這些市場(chǎng)更具經(jīng)濟(jì)效益?！?/p>

然而，大型MCU制造商也積極進(jìn)軍這一類跨界處理器領(lǐng)域，XMOS將如何與其競(jìng)爭(zhēng)？

Lippett強(qiáng)調(diào)，“當(dāng)然不會(huì)是打造基于ARM的SoC！因?yàn)樗麄兇_實(shí)已經(jīng)做得有聲有色了。要與這些MCU巨擘競(jìng)爭(zhēng)的唯一方法就是擁有架構(gòu)的優(yōu)勢(shì)。這也正是Xcore在性能方面的固有功能，當(dāng)然還有靈活性?！?/p>

責(zé)任編輯：ct