碳足跡、綠色能源和氣候變化屢現(xiàn)新聞頭條，引人矚目。為保證我們的后代有一個潔凈的生活環(huán)境，我們必須立即行動起來。為此，發(fā)達國家的政府以稅費的方式來降低碳排放和能源使用。由于超過半數(shù)的電力用于驅(qū)動電動馬達，因此設(shè)計人員不是應(yīng)該而是必須采用更加高效的馬達控制與設(shè)計。

電動馬達的作用就是把電能轉(zhuǎn)換成為機械能，而效率則是指產(chǎn)生的機械能與所用的電能之比。馬達的振動、發(fā)熱、噪聲和諧波屬于各種形式的損耗，要實現(xiàn)高效率，就應(yīng)減少這些能耗。那么有哪些設(shè)計技巧可供設(shè)計人員使用，以幫助他們實現(xiàn)高效率呢？

本文將介紹綜合運用磁場定向控制（FOC）算法和脈沖頻率調(diào)制（PFM）嚴密地控制馬達，實現(xiàn)高精度與高效率。

FOC

標量控制（或者常稱的電壓/頻率控制）是一種簡單的控制方法，通過改變供電電源（電壓）和提供給定子的頻率來改變馬達的扭矩和轉(zhuǎn)速。這種方法相當簡單，甚至用8/16位微處理器也能完成設(shè)計。不過，簡便的設(shè)計也伴隨著最大的缺陷——缺乏穩(wěn)健可靠的控制。如果負載在高轉(zhuǎn)速下保持恒定，這種控制方法倒是足夠。但一旦負載發(fā)生變化，系統(tǒng)就不能快速響應(yīng)，從而導(dǎo)致能量損失。

相比而言，F(xiàn)OC能夠提供嚴格的馬達控制。這種方法旨在讓定子電流和磁場保持正交狀態(tài)（即成90度角），以實現(xiàn)最大扭矩。由于系統(tǒng)獲得的磁場相關(guān)信息是恒定的（不論是從編碼器獲得，還是在無傳感器工作狀態(tài)下的估算），它可以精確地控制定子電流，以實現(xiàn)最大機械扭矩。

一般來說FOC比較復(fù)雜，需要32位處理器和硬件加速功能。原因在于這種方法需要幾個計算密集型模塊，比如克拉克變換、帕克變換等，用于完成三維或二維坐標系間的相互轉(zhuǎn)換，以抽取電流相對磁通的關(guān)系信息。

如圖1所示，控制馬達所需考慮的輸入包括目標扭矩指令、供電電流和轉(zhuǎn)子角。根據(jù)這些參數(shù)完成轉(zhuǎn)換和計算，計算出電力電子的新驅(qū)動值。完成一個周期的FOC所需的時間被稱為環(huán)路時間。不出所料，環(huán)路時間越短，系統(tǒng)的響應(yīng)速度就越快。響應(yīng)速度快的系統(tǒng)意味著馬達能夠迅速針對負載做出調(diào)整，在更短的時間周期內(nèi)完成誤差補償，從而實現(xiàn)更加順暢的馬達運行和更高的效率。

?

圖1：磁場定向控制可以嚴密地控制馬達扭矩，提高效率。環(huán)路時間越短，系統(tǒng)響應(yīng)速度越快。

一般采用嵌入式處理器實現(xiàn)FOC算法，環(huán)路時間介于50us到100us之間，具體取決于模型和可用的硬件。此外，還可采用軟件來實現(xiàn)FOC，但無法保證其確定性。因此大量設(shè)計借助FPGA硬件加速，來發(fā)揮這種技術(shù)的確定性和高速處理優(yōu)勢。使用最先進的28nm FPGA技術(shù)，典型FOC電流環(huán)路時間為1.6us1，相對采用軟件方法明顯縮短。

由于加強馬達控制不僅可降低噪聲，而且還能提升效率和精度，因此目前大部分電流環(huán)路都采用硬件來實現(xiàn)，而且傾向于把速度環(huán)路和位置環(huán)路也遷移到硬件實現(xiàn)方案中。這種做法是可能的，因為隨著數(shù)字電子電路技術(shù)的進步，單個器件擁有足夠強大的運算能力。用FPGA實現(xiàn)的速度控制環(huán)路時間和位置控制環(huán)路時間分別為3.6us1和18us1。與傳統(tǒng)軟件方法相比這是顯著的性能提升，因為傳統(tǒng)的位置環(huán)路時間一般在毫秒級。

調(diào)制

調(diào)制也是提高能效的關(guān)鍵模塊。根據(jù)負載、性能要求和應(yīng)用需求可以使用不同的調(diào)制方案，而且這些調(diào)制方案對馬達控制系統(tǒng)的運行影響重大。調(diào)制原理圖（圖2）分析了我們準備在本文中評論的幾種調(diào)制方案。

最基本的調(diào)制方案采用六步進調(diào)制法，這代表三相功率橋的6種可能組合（不含111和000空狀態(tài)，該狀態(tài)下所有開關(guān)均關(guān)斷）。這種開關(guān)方法表示為六邊形的6個藍色頂點。六步進調(diào)制法對馬達施加最大功率，即逆變器的輸出電壓與Vdc相等。

雖然輸出功率大，設(shè)計實現(xiàn)方案簡便，但如果馬達要求高精度和高穩(wěn)健性，則不宜采用六步進調(diào)制法。這是因為馬達運行在非線性狀態(tài)下，需要從一種狀態(tài)（頂點）“跳躍”到另一種狀態(tài)，不能平穩(wěn)運行。

要讓馬達更平穩(wěn)運行，可以使用正弦調(diào)制法。正弦調(diào)制法能夠讓馬達平穩(wěn)運行嗎，雖然與六步進調(diào)制法相比這種方法略顯復(fù)雜，而且在效率上也沒有優(yōu)勢，因為逆變器的輸出僅為Vdc的一半，基本上是Vdc/2=0.5Vdc。在調(diào)制原理圖上，這表示為紅圈的內(nèi)圈。


?

為彌補正弦調(diào)制造成的損耗，空間矢量PWM（SVPWM）調(diào)制法運營而生。SVPWM可以提供1/√3 Vdc=0.5773 Vdc的電壓。與正弦調(diào)制類似，SVPWM也能讓馬達平穩(wěn)運行。在調(diào)制原理圖上，這表示為紅圈的外圈。圖3是正弦調(diào)制法和SVPWM調(diào)制法的波形對比。

正弦調(diào)制法和空間矢量調(diào)制法均使用脈沖寬度調(diào)制（PWM）技術(shù)，一種最為常見的工業(yè)調(diào)制技術(shù)。但是脈沖寬度調(diào)制使用固定的調(diào)制頻率，通過改變脈沖寬度來調(diào)節(jié)對供電電壓的控制，故諧波的出現(xiàn)是個問題。諧波是EMI、馬達振動的原因，也是一種能量損耗。

為抑制諧波，可以使用另一種調(diào)制方法，即使用脈沖頻率調(diào)制（PFM）。脈沖頻率調(diào)制可讓少量脈沖保持固定寬度，并根據(jù)所需的值按不同周期（頻率）進行調(diào)制。這種調(diào)制方法可以減少諧波，因諧波會分散到所有頻率上。

圖4和圖5即為對PWM和PFM的FFT（快速傅里葉變換）頻率分析的對比情況?？梢郧宄乜吹絇FM可以消除第三次諧波失真。

?

圖4：脈沖寬度調(diào)制方案產(chǎn)生的諧波。諧波會導(dǎo)致能量損耗和馬達振動。

?

圖5：脈沖頻率調(diào)制方案中產(chǎn)生的諧波可分散到所有頻譜上?？床坏街C波尖峰。

實現(xiàn)方案

市場上已經(jīng)有用于三相馬達的磁場定向控制實現(xiàn)解決方案。除了實現(xiàn)復(fù)雜的算法，設(shè)計人員還應(yīng)考慮該實現(xiàn)方案能否在馬達運行中在SVPWM、正弦PWM和FPM等不同調(diào)制方案間實時切換。其他需要考慮的方面有：

- 使用同一器件控制多軸

- 集成實時網(wǎng)絡(luò)協(xié)議和更新

- 功能安全設(shè)計

要達到本文描述的性能，可以選用Zynq-7000 All Programmable SoC。Zynq-7000 All Programmable SoC完美集成了1GHz 雙核 Cortex A9處理器子系統(tǒng)和FPGA架構(gòu)（如圖6所示）。SoC子系統(tǒng)內(nèi)置SPI、I2C、UART、CAN、USB、GigE MAC等常見外設(shè)和接口，以及通用存儲器接口。高帶寬AMBA AXI互聯(lián)用于處理器子系統(tǒng)和FPGA之間的直接連接，以實現(xiàn)高速數(shù)據(jù)互聯(lián)。此外，Zynq器件采用靈活的IO標準，便于連接外部器件。

?

圖6：Zynq-7000 All Programmable SoC由嵌入式雙核Cortex A9處理器子系統(tǒng)（灰色）和可編程FPGA邏輯（黃色）組成，為馬達控制提供一款終極平臺，可在軟/硬件模塊間實現(xiàn)無縫互操作性。

Zynq-7000 AP SoC經(jīng)過精心設(shè)計，在單個芯片上即可提供一款最佳的馬達控制平臺。Cortex A9處理器可用于運行網(wǎng)絡(luò)軟件協(xié)議棧、操作系統(tǒng)以及用戶的應(yīng)用代碼。它們均以軟件方式運行，可實現(xiàn)對器件的總體應(yīng)用管理。對于FOC算法、調(diào)制實現(xiàn)方案和供工業(yè)網(wǎng)絡(luò)使用的定制MAC等關(guān)鍵性功能模塊，最好在FPGA架構(gòu)中實現(xiàn)，以便發(fā)揮硬件加速和高速計算優(yōu)勢。由于嵌入式處理器和FPGA架構(gòu)集成在單個器件中，可以靈活選用軟/硬件架構(gòu)。

?

圖7：Zynq-7000上的馬達控制平臺架構(gòu)樣例。網(wǎng)絡(luò)協(xié)議棧、軟件應(yīng)用、RTOS由A9子系統(tǒng)負責執(zhí)行。馬達控制算法、調(diào)制方案和定制MAC應(yīng)布置在FPGA架構(gòu)中，以獲取實時性能。