為可編程PLL查找所有可行的配置 - 可再配置PLL的最佳配置

為可編程PLL查找所有可行的配置?

那么，就給定的一系列系統(tǒng)要求而言，我們?nèi)绾芜x擇P、Q和N的分隔值呢？首先，我們討論一下稍微改變一下方程式3的一種變體：把所有已知的值放在右邊，所有未知的值放在左邊：

???????????????? ?????? （4）

對任意參考和輸出頻率來說，求解方程式4的難點是存在三級自由度（僅由P、Q和N可能的分隔值范圍決定）。求解方程式4最常見的辦法就是采取搜索算法。這種算法會搜索解決方案空間，查找獲得所需值的P、Q和N值集合。這種算法本質(zhì)上屬于搜索所有可行P、Q和N值的三嵌套回路。大多數(shù)PLL配置軟件都在使用這種搜索算法。圖3顯示的是這種算法實施方法的概念偽碼。請注意，為了僅可靠地生成有用配置，需要為該代碼添加許多實際的系統(tǒng)約束。

Figure 3.? Pseudo code for calculating divide values

圖3. 計算分隔值的偽碼

for n=Nmin; n < Nmax; n++?
??? for q=Qmin; q < Qmax; q++
??????? for p=Pmin; p < Pmax; p++
??????????? if p /（q*n）==（fout/fref）
??????????????? save [p,q,n]
????????????else
??????????????? continue
示例?

我們在示例中將從14.3181818…MHz參考（常見的視頻應用頻率）中合成50MHz輸出。假定VCO的頻率范圍為100MHz到400MHz。我們使用類似于圖3所示的搜索算法，可生成如表1所示的結(jié)果。該表列出了滿足我們需要的所有可行配置?，F(xiàn)在，我們需要從中選出“最佳”選擇。

Table 1.? Summary of Example Results 表1. 示例結(jié)果匯總
N	Fref [MHz]	fvco [MHz]	Fout [MHz]	fpfd [MHz]	Q	P
2	14.318…	100	50	0.227	63	440
3	14.318…	150	50	0.682	21	220
4	14.318…	200	50	0.227	63	880
5	14.318…	250	50	0.227	63	1100
6	14.318…	300	50	0.682	21	440
7	14.318…	350	50	1.591	9	220
8	14.318…	400	50	0.227	63	1760

選擇最佳配置?

我們現(xiàn)在已經(jīng)找到了滿足頻率需求的所有配置，接下來將集中精力選擇“最佳”配置?！白罴选迸渲猛耆Q于不同的應用。就遠程監(jiān)控站而言，我們需要快速喚醒部件，但對準確度的要求不是太高。對通信協(xié)議而言，我們不太在意啟動時間或功耗，只需要極低的抖動時鐘源。當然我們也可能同時面臨著兩種應用需求。在數(shù)據(jù)采集階段，我們可能只需要快速喚醒功能，而在數(shù)據(jù)傳輸階段，則需要較高的準確度。利用可編程PLL和可編程SoC，我們可以同時實現(xiàn)上述兩種要求，但前提條件是知道采用哪種配置。?

我們將在此討論針對不同應用而優(yōu)化的幾種常見PLL參數(shù)。表2總結(jié)了這些參數(shù)、相應的關(guān)鍵回路參數(shù)、以及優(yōu)化方法。請注意，不是所有的可編程PLL都能為您提供以上所列出的全部參數(shù)。

功耗

功耗取決于VCO頻率、充電泵電流和分隔塊的設置。大多數(shù)VCO架構(gòu)都要求較大的末端電流來提高頻率。因此，隨著頻率的升高，功耗也會增加。每個PFD期間都會有一次充電泵電流放電。如果需要更高的充電泵電流（滿足回路穩(wěn)定或快速啟動/穩(wěn)定時間的要求），則每個PFD期間功耗的更高。時鐘分隔器在每個時鐘脈沖邊沿都會消耗功耗。時鐘分隔值越高，則需要更多的分隔單元進行轉(zhuǎn)換，這也增加了功耗。

啟動時間 / 穩(wěn)定時間

充電泵PLL的啟動和穩(wěn)定時間取決于回路自然頻率。該參數(shù)可視為PLL的頻率轉(zhuǎn)換速率，它對PLL改變輸出頻率的速度加以量化。它同VCO增益和充電泵電流成正比，而與反饋分隔值和回路濾波器電容成反比。為了最小化啟動時間，我們應最大化VCO增益和充電泵電流，并最小化反饋分隔設置和回路濾波器電容。

抖動

與啟動時間/穩(wěn)定時間一樣，PFD頻率和VCO增益也會對抖動產(chǎn)生很大影響。PFD頻率越高，就意味著PLL回路濾波器電壓刷新的頻率越高。這會避免回路濾波器電壓漂移。使用回路濾波器電容，每個PFD期間的電壓漂移量可以最小化。由于VCO增益決定著回路濾波器上單位電壓漂移的輸出頻率漂移量，因此降低VCO增益可降低PLL對回路濾波器電壓漂移的敏感度。

閱讀全文