本文主要介紹ZYNQ PS + PL異構(gòu)多核案例的使用說明，適用開發(fā)環(huán)境：Windows 7/10 64bit、Xilinx Vivado 2017.4、Xilinx SDK 2017.4。

axi_timer_pwm_demo案例

1?案例功能

案例功能：PS端通過AXI4-Lite總線發(fā)送命令至PL端AXI Timer IP核，IP核再根據(jù)命令通過PWM方式控制評估底板PL端LED5的狀態(tài)。

?

　　1.1 操作說明

　　1.2.1 基于裸機測試

　　加載PS端裸機程序、PL端程序后，即可看到評估底板的LED5每隔0.5s亮滅一次。

　　1.2.2 基于Linux測試

　　將本案例的動態(tài)設(shè)備樹鏡像文件pl.dtbo和PL端.bin格式可執(zhí)行文件復(fù)制到“/lib/firmware/”目錄下，并將PL端可執(zhí)行文件重命名為system_wrapper.bin，然后執(zhí)行如下命令加載設(shè)備樹文件和PL端可執(zhí)行文件。

　　Target# mount -t configfs configfs /configfs

　　Target# mkdir /configfs/device-tree/overlays/full

　　Target# echo pl.dtbo 》 /configfs/device-tree/overlays/full/path

　　?

　　圖 4

　　由上圖可知PL端實現(xiàn)的GPIO控制器為905。

　　請執(zhí)行如下命令，配置GPIO為輸出模式。

　　Target# ls /sys/class/gpio/

　　Target# echo 905 》 /sys/class/gpio/export

　　Target# echo out 》 /sys/class/gpio/gpio905/direction

　　?

　　圖 5

　　執(zhí)行如下命令，即可控制評估底板LED5的亮滅。

　　Target# echo 1 》 /sys/class/gpio/gpio905/value

　　Target# echo 0 》 /sys/class/gpio/gpio905/value

　　?

　　圖 6

　　1.1 Vivado工程說明

　　進入BLOCK DESIGN開發(fā)界面，雙擊IP核框圖，可查看IP核的具體配置信息。

　　圖 7

　　點擊BLOCK DESIGN開發(fā)界面下的“Address Editor”選項，可查看IP核分配的地址為0x41200000，PS端可通過該地址對IP核進行控制。

　　圖 8

　　1.2 IP核配置

　　AXI GPIO IP核開發(fā)文檔為產(chǎn)品資料“6-開發(fā)參考資料\Xilinx官方參考文檔\”目錄下的《pg144-axi-gpio.pdf》。根據(jù)文檔，通過寄存器GPIO_TRI可將GPIO配置為輸入/輸出模式；通過寄存器GPIO_DATA可將GPIO配置為高/低電平，以及可讀取GPIO的電平狀態(tài)。

　　圖 10

　　圖 11

　　創(chuàng)龍科技基于TL6678ZH-EVM評估板提供CameraLink、SDI、HDMI、PAL的測試案例，客戶僅需要專注上層應(yīng)用開發(fā)。

如需獲取案例源碼、TL6678ZH-EVM評估板或其他產(chǎn)品詳細(xì)資料，歡迎留言或者私聊！