工控機(jī)的CPU的運(yùn)算速度比主內(nèi)存的讀寫(xiě)速度要快得多，這就使得工控機(jī)的CPU在訪問(wèn)內(nèi)存時(shí)要花很長(zhǎng)時(shí)間來(lái)等待內(nèi)存的操作，這種空等造成了系統(tǒng)整體性能的下降。

為了解決這種速度上的不匹配問(wèn)題，我們?cè)贑PU與主內(nèi)存之間加入了比主內(nèi)存要快的SRAM（StaticRam，靜態(tài)存儲(chǔ)器）。SRAM儲(chǔ)存了主內(nèi)存的映象，使工控機(jī)的CPU可以直接通過(guò)訪問(wèn)SRAM來(lái)完成數(shù)據(jù)的讀寫(xiě)。由于SRAM的速度與CPU的速度相當(dāng)，從而大大縮短了數(shù)據(jù)讀寫(xiě)的等待時(shí)間，系統(tǒng)的整體速度也自然得到提高。高速緩存即Cache，就是指介于CPU與主內(nèi)存之間的高速存儲(chǔ)器（通常由靜態(tài)存儲(chǔ)器SRAM構(gòu)成）。

Cache的工作原理是基于程序訪問(wèn)的局部性。依據(jù)局部性原理，可以在主存和CPU通用寄存器之間設(shè)置一個(gè)高速的容量相對(duì)較小的存儲(chǔ)器，把正在執(zhí)行的指令地址附近的一部分指令或數(shù)據(jù)從主存調(diào)入這個(gè)存儲(chǔ)器，供CPU在一段時(shí)間內(nèi)使用。這對(duì)提高程序的運(yùn)行速度有很大的作用。這個(gè)介于主存和CPU之間的高速小容量存儲(chǔ)器稱(chēng)作高速緩沖存儲(chǔ)器（Cache）。

工控機(jī)CPU對(duì)存儲(chǔ)器進(jìn)行數(shù)據(jù)請(qǐng)求時(shí)，通常先訪問(wèn)Cache。由于局部性原理不能保證所請(qǐng)求的數(shù)據(jù)百分之百地在Cache中，這里便存在一個(gè)命中率。即CPU在任一時(shí)刻從Cache中可靠獲取數(shù)據(jù)的幾率。命中率越高，正確獲取數(shù)據(jù)的可靠性就越大。

審核編輯：符乾江