使用ADS進(jìn)行仿真的時(shí)候 需要用到很多的模塊 在這些過程中難免會(huì)碰到麻煩

我對自己在做攻放設(shè)計(jì)時(shí)，從原理圖到EM仿真碰到的一些難以解決的問題進(jìn)行了一個(gè)歸納總結(jié)?

原理圖仿真的過程中

1.在用史密斯原圖做阻抗匹配的時(shí)候 出現(xiàn)例如如下的情況

S11參數(shù)很差而且離諧振點(diǎn)很遠(yuǎn)

這種情況可以嘗試去將需要匹配的阻抗放在term1?

可能可以得到良好的解決

2.用村田的電容提到理想電容的情況時(shí) 出現(xiàn)諧振點(diǎn)偏移

由于實(shí)際電容和理想電容的性質(zhì)不同，例如9F的理想電容，如果用村田的9F電容諧振點(diǎn)就會(huì)偏移。此時(shí)建議適當(dāng)降低村田的電容，例如調(diào)整到8.5F.

3.freescale下載的管子不能用，顯示管子沒定義 undefined instance

此時(shí)需要下載freescale提供的library

?

需要下載上面3列的library并且啟用 才能進(jìn)行freescale元件的仿真

下面介紹一下在做EM仿真時(shí)經(jīng)常需要注意的問題

1. 有的時(shí)候EM仿真時(shí)會(huì)發(fā)現(xiàn) layout的微帶線沒有板材填充

有兩種情況會(huì)導(dǎo)致如上圖所示的問題

第一是因?yàn)槲Ь€本身的層設(shè)置錯(cuò)誤，例如沒有將微帶設(shè)置到銅箔層

第二是在建立workspace的時(shí)候沒有選擇正確的technology

如果沒有選擇正確的technology也會(huì)導(dǎo)致以上問題

2.在做聯(lián)合仿真時(shí) EM模型的尺寸跟電路元件的尺寸相差太大

如果出現(xiàn)此問題一般是因?yàn)镋M仿真出來的模型比例沒有設(shè)置好

需要進(jìn)入EM Setup來設(shè)置EM Model的尺寸

3.在做晶體管封裝的時(shí)候不能忘了加上孔

不然最后做出來的版圖晶體管散熱會(huì)很差 沒法正常工作