帶寬470Gb/s Intel展示處理器直連線纜

當(dāng)?shù)貢r(shí)間周三，Intel舉行了一場(chǎng)媒體會(huì)介紹他們將在下周ISSCC 2010大會(huì)上將展示的半導(dǎo)體新技術(shù)。除了我們剛剛介紹的32nm Westmere核心細(xì)節(jié)外，Intel還簡(jiǎn)介了一些尚處實(shí)驗(yàn)室階段的未來技術(shù)。

　　首先是一項(xiàng)處理器直連技術(shù)，可以用一條導(dǎo)線直接連接兩顆處理器封裝，以低功耗提供超高傳輸帶寬。該導(dǎo)線的外觀類似于SLI/CrossFire或筆記本中常見的帶狀線纜，內(nèi)置47條數(shù)據(jù)通道，可提供470Gb/s帶寬（每秒傳輸58.8GB數(shù)據(jù)），而功耗僅有0.7W。

　　Intel表示，這種處理器封裝直連技術(shù)是為未來的TB級(jí)（Tera-scale）設(shè)備準(zhǔn)備的。這種高性能計(jì)算產(chǎn)品每秒需要從一顆處理器向另一顆處理器發(fā)送1TB以上的數(shù)據(jù)，使用傳統(tǒng)技術(shù)提供這樣的高帶寬連接功耗將高達(dá)150W，而使用這種導(dǎo)線直連技術(shù)只需要11W左右。

　　另一項(xiàng)技術(shù)同樣是為未來的TB級(jí)計(jì)算處理器準(zhǔn)備的。Intel在2006年首次提出了80核處理器概念，并于2007年的IDF上進(jìn)行了首次展示?，F(xiàn)在Intel表示，將對(duì)這樣的“超多核”處理器引入新技術(shù)，改變其管理方法。

　　通常情況下，Intel和AMD在定義多核處理器額定頻率和電壓，都是以這些核心中最慢的一個(gè)為基準(zhǔn)決定的。但隨著核心的增多，各個(gè)核心間的性能差異肯定會(huì)更加明顯。如果在80核處理器中也采用這樣的標(biāo)準(zhǔn)，無疑會(huì)大大降低整體性能。因此，Intel將在超多核處理器中引入頻率電壓異步功能，其中一些核心運(yùn)行在高頻或低電壓下。計(jì)算任務(wù)到來時(shí)，處理器會(huì)將其自動(dòng)分配到合適的核心上。相比之前隨機(jī)分配任務(wù)的模式，這種新的智能分配方式可節(jié)能6%到35%。

　　同時(shí)，Intel還將引入一種線程跳轉(zhuǎn)（Thread hopping）技術(shù)，當(dāng)有更快的核心空閑時(shí)，即將工作任務(wù)轉(zhuǎn)移到高速核心上，此技術(shù)可再提高能效20%到60%。最后，面對(duì)科學(xué)計(jì)算要求絕對(duì)準(zhǔn)確的需求，超多核處理器內(nèi)部將引入偵錯(cuò)、糾錯(cuò)機(jī)制，因?yàn)椴恍枰贋榇_認(rèn)結(jié)果準(zhǔn)確性進(jìn)行多次重復(fù)計(jì)算，可提升性能40%，或提高能效21%。