1 引言

　　新型通信對(duì)抗裝備的偵察接收機(jī)多數(shù)通過(guò)軟件無(wú)線電技術(shù)實(shí)現(xiàn)，從而大大提高系統(tǒng)的靈活性。超高速A/D采樣器為實(shí)現(xiàn)完全數(shù)字化的軟件無(wú)線電技術(shù)提供可能，但也給后續(xù)數(shù)字信號(hào)處理器處理速度提出過(guò)高要求。因此，通信偵察接收機(jī)需先將數(shù)字化信號(hào)經(jīng)專用數(shù)字下變頻器(DDC)完成信號(hào)的下變頻和抽樣處理，再傳送至主處理器進(jìn)行信號(hào)處理和結(jié)果分析，這里選用HSP50214B作為專用數(shù)字下變頻器。

　　2 HSP50214B的內(nèi)部結(jié)構(gòu)

　　HSP50214B型可編程數(shù)字下變頻器可進(jìn)一步降低數(shù)字信號(hào)的載波頻率，甚至降到基帶;該器件可對(duì)輸入的數(shù)字信號(hào)進(jìn)行抽取，在允許限度內(nèi)降低數(shù)據(jù)量，利于后續(xù)信號(hào)處理實(shí)時(shí)有效，且功能強(qiáng)大。

　　HSP50214B數(shù)字下變頻器的結(jié)構(gòu)框圖如圖1所示。且功能模塊：

　　(1)輸入部分 其中電平檢測(cè)單元選取一定長(zhǎng)度的數(shù)據(jù)，比較并積累該段數(shù)據(jù)的絕對(duì)值與預(yù)設(shè)置門限電平的誤差，該誤差積累量可由外部接口讀出，進(jìn)行外部自動(dòng)增益控制;

　　(2)載波數(shù)控振蕩器 該模塊輸出具有一定頻率和初始相位的正弦和余弦兩路信號(hào)，實(shí)現(xiàn)對(duì)輸入信號(hào)的正交混頻，產(chǎn)生I/Q通道數(shù)據(jù);

　　(3)濾波抽取組 CIC級(jí)聯(lián)抽取器、HB濾波抽取組、255階FIR濾波器共同組成抽取/低通濾波器，實(shí)現(xiàn)低通濾波和數(shù)據(jù)抽取功能;重采樣數(shù)控振蕩器進(jìn)行分?jǐn)?shù)倍采樣的轉(zhuǎn)換，使整個(gè)抽取系統(tǒng)的輸出速率能夠滿足特殊場(chǎng)合的要求;

　　(4)增益控制部分 AGC環(huán)路為內(nèi)部增益控制，通過(guò)檢測(cè)DDC幅度輸出和預(yù)設(shè)門限之間的誤差，對(duì)FIR濾波器的輸出進(jìn)行增益調(diào)整，以提高小信號(hào)的增益并減少多級(jí)抽取造成的幅度衰減;

　　(5)坐標(biāo)變換 直坐標(biāo)到極坐標(biāo)轉(zhuǎn)換器和數(shù)字鑒頻器共同完成對(duì)各類幅度調(diào)制、頻率調(diào)制和相位調(diào)制的解調(diào);

　　(6)輸出部分 且有直接串行輸出、直接并行輸出和先入先出(FIFO)3種輸出方式，可提供同相分量、正交分量、瞬時(shí)幅度、瞬時(shí)相位和瞬時(shí)頻率等5種輸出數(shù)據(jù)類型，用戶可根據(jù)所需解調(diào)信號(hào)的調(diào)制方式選擇合適的輸出格式和方式。

　　(7)控制接口 通過(guò)接口數(shù)據(jù)總線C[7:0]、地址總線A[2:0]和讀/寫信號(hào)實(shí)現(xiàn)控制字及相應(yīng)參數(shù)的寫入和內(nèi)部寄存器內(nèi)容及狀態(tài)信息的讀取。

　　3 數(shù)字解調(diào)模塊原理

　　偵察接收機(jī)中實(shí)現(xiàn)數(shù)字中頻濾波技術(shù)，數(shù)字下變頻器是關(guān)鍵部分，它將中頻信號(hào)搬移到基帶為后續(xù)信號(hào)處理做準(zhǔn)備，并同其他器件構(gòu)成數(shù)字解調(diào)模塊，圖2為其原理框圖。

　　中頻信號(hào)經(jīng)放大器、帶通抗混疊濾波器、模擬AGC等預(yù)處理過(guò)程。再送至A/D采樣器進(jìn)行中頻帶通采樣，采樣信號(hào)通過(guò)HSP50214B實(shí)現(xiàn)數(shù)字下變頻和抽取，同時(shí)利用HSP50210提取相干載波、碼元同步信號(hào)和載波跟蹤情況指示，實(shí)現(xiàn)載波同步和碼元同步，最后將抽取信號(hào)送至FPGA進(jìn)行數(shù)字信號(hào)處理，解調(diào)輸出結(jié)果。整個(gè)模塊在FPGA的控制下實(shí)現(xiàn)數(shù)字下變頻、碼速變換、信道化、時(shí)鐘回恢復(fù)、解調(diào)、解擴(kuò)等功能。HSP50210可編程數(shù)字科斯塔斯環(huán)專用電路，其時(shí)鐘處理速率達(dá)52 MHz;FPGA采用Xilinx公司的VIRrrEX4系列器件XC4VSX55實(shí)現(xiàn)其所有功能，該器件具有24 576個(gè)邏輯單元，內(nèi)含豐富的存儲(chǔ)單元(共5 760 Kbit)，具有用于多種運(yùn)算的IP核，特別適用于實(shí)現(xiàn)高速信號(hào)處理，其并行處理性能優(yōu)于傳統(tǒng)的DSP處理器。

　　4 HSP50214B的電路設(shè)計(jì)及接口配置

　　同HSP50214B直接相連器件的主要有：AD9245、HSP50210和XC4VSX55。圖3為數(shù)字下變頻器HSP50214B的主要接口電路。

　　經(jīng)前端預(yù)處理的模擬中頻信號(hào)(IF信號(hào))傳送至A/D采樣器進(jìn)行采樣。A/D采樣器采用AD9245，其輸出為14位，最高采樣速率可達(dá)80 MHz，輸入范圍大，功耗小，性價(jià)比較高。由于HSP50214B的輸入為14位，因此將AD9245的14位輸出接到HSP50214B的14位輸入即可。HSP50214B的CLKIN引腳與AD9245的時(shí)鐘相連。每個(gè)CLKIN信號(hào)到達(dá)就對(duì)其輸入數(shù)據(jù)采樣1次。CLKIN的時(shí)鐘信號(hào)可達(dá)65 MHz，PROCLK時(shí)鐘是混頻后的處理時(shí)鐘，最高不能超過(guò)CLKIN時(shí)鐘。

　　將HSP50214B設(shè)置為并行直接輸出模式，輸出的數(shù)據(jù)是I、Q兩路正交分量，16位并口OUTA [15:0]輸出同相分量，OUTB[15:0]輸出正交分量。由于HSP50210只有10位輸入，取HSP50214B的高10位輸出數(shù)據(jù)OUTA[15:6]、OUTB[15:6]分別接入HSP50210的輸入端口IIN[9:0]、QIN[9:0]。NSP50214B的DATARDY引腳與HSP50210的SYNC引腳相連，當(dāng)OUTA端口有新的數(shù)據(jù)產(chǎn)生時(shí)，HSP50210響應(yīng)DATARDY同步信號(hào)，分時(shí)并行接收數(shù)據(jù)，依次在下變頻器的OUTA和OUTB兩個(gè)輸出端處接收同相與正交分量。數(shù)據(jù)的讀取、寫入、寄存器選擇等控制信號(hào)通過(guò)FPGA電路控制，WR和RD用于控制其讀寫控制字的控制信號(hào)，通過(guò)FPGA的嵌入式PoweiPC發(fā)出并送入其端口：8位控制接口數(shù)據(jù)總線C[7:0]接P00～P07，3位寄存器地址線A[2:0]接P12～P10。

　　由于載波跟蹤誤差(COF)利用同步信號(hào)COFSYNC串行送至HSP50214B的載波數(shù)控振蕩器，碼元跟蹤誤差(SOF)利用同步信號(hào)SOFSYNC串行傳送至HSP50214B的重采樣數(shù)控振蕩器，所以HSP50214B和HSP50210必須采用統(tǒng)一時(shí)鐘才能保證同步傳送數(shù)據(jù)的可靠。AD9245、HSP50214B的CLKIN和PROCLK以及HSP50210的CLK引腳都接50 MHz的時(shí)鐘。系統(tǒng)對(duì)時(shí)序要求非常高，HSP50210反饋到HSP50214B的載波同步信號(hào)COF和碼元同步信號(hào)SOF以及它們的同步信號(hào)COFSYNC/SOFSYNC要有統(tǒng)一的時(shí)序，其信號(hào)送入的時(shí)序如圖4所示。

　　5 HSP50214B控制字的設(shè)計(jì)

　　模塊上電時(shí)，嵌入式PowerPC根據(jù)對(duì)應(yīng)的初始化參數(shù)(輸入信號(hào)的波特率和模式)提取數(shù)據(jù)空間中的相應(yīng)參數(shù)，再配合片選信號(hào)和讀寫控制信號(hào)，將參數(shù)分別寫入hSP50214B和HSP50210中。HSP50214B和HSP50210控制字的寫入流程是一致的，這里只詳細(xì)說(shuō)明HSP50214B控制字的寫入過(guò)程。

　　HSP50214B共有256個(gè)32位的控制字寄存器，其偏移地址是000H～0FFH，控制字決定各功能模塊的參數(shù)設(shè)置，如載波中心頻率、濾波器階數(shù)、255階FIR濾波器系數(shù)、抽取因子、輸出格式與方式的選擇等。用戶通過(guò)控制接口可寫入控制字，也可讀取某些內(nèi)部寄存器的內(nèi)容及狀態(tài)信息，如電平檢測(cè)是否完成等。HSP50214B內(nèi)有5個(gè)保持寄存器，其的內(nèi)容由地址線A[2:0]和數(shù)據(jù)線C[7:0]決定。HSP50214B的控制字都是32位，每次只能通過(guò)數(shù)據(jù)線接口C[7:0]寫入8位控制字，需通過(guò)地址線A(2:0)選擇寫入控制字的高低位，連續(xù)寫4次。圖5為其加載時(shí)序。

　　對(duì)控制字寫操作的步驟為：

　　(1)按照字節(jié)由低到高的順序，把32位控制字分為4組，每組8位數(shù)據(jù)，在每次寫選通信號(hào)的上升沿到來(lái)時(shí)，依次把4組數(shù)據(jù)裝載到HSP50214B主控制器的相應(yīng)位，對(duì)應(yīng)的地址用二進(jìn)制表示，分別為：000，001，010，011(000：保持寄存器1;001：保持寄存器2;0lO：保持寄存器3;01l：保持寄存器4);

　　(2)在寫選通()信號(hào)的第5個(gè)上升沿到來(lái)時(shí)，將主控制器中接收的數(shù)據(jù)裝入目標(biāo)寄存器中并鎖存，此時(shí)，裝載目標(biāo)寄存器的地址到100，即A(2:0)=100;

　　(3)寫完1個(gè)控制字后，必須等待4個(gè)處理時(shí)鐘才能寫下一個(gè)控制字，以保證數(shù)據(jù)裝載成功，因?yàn)橹挥锌刂谱直徽_寫入，HSP50214B參數(shù)選擇合理，解調(diào)的信號(hào)才不會(huì)產(chǎn)生嚴(yán)重失真。

　　6 測(cè)試分析

　　實(shí)際應(yīng)用中，可根據(jù)偵察接收機(jī)接收信號(hào)類型的需求設(shè)置各寄存器的參數(shù)，包括CIC、AGC、串并口、輸出格式、濾波器的系數(shù)等，實(shí)現(xiàn)靈活的下變頻設(shè)置，可對(duì)不同調(diào)制方式信號(hào)實(shí)現(xiàn)靈活解調(diào)分析，具有適應(yīng)性強(qiáng)、軟件升級(jí)方便等優(yōu)點(diǎn)。經(jīng)硬件仿真測(cè)試，所得結(jié)果符合理論計(jì)算值，對(duì)輸入BPSK和QPSK通信信號(hào)解調(diào)誤碼率都非常低，可滿足高端偵察接收機(jī)高性能信號(hào)處理的要求。

　　7 結(jié)束語(yǔ)

　　HSP50214B數(shù)字下變頻器具有結(jié)構(gòu)的開放性、軟件的可編程性以及功能的多樣性等特點(diǎn)，在軍事和民用數(shù)字接收機(jī)中都有巨大的應(yīng)用潛力，該器件可使接收機(jī)系統(tǒng)具有良好的靈活性及可擴(kuò)展性。