電子發(fā)燒友網(wǎng)訊：越接近年末，PLD各大廠商越是動(dòng)態(tài)頻頻，你追我趕之勢(shì)更甚。為謀求差異化發(fā)展之路，FPGA廠商以及EDA廠商們各有何政策出臺(tái)？他們?nèi)绱舜髲埰旃模降滓庥螢?？電子發(fā)燒友網(wǎng)編輯為您對(duì)過(guò)去一周PLD行業(yè)焦點(diǎn)進(jìn) 行梳理和整合，特此推出最新一期《PLD每周焦點(diǎn)聚焦 (12.09-12.16)——聚焦PLD第51周：謀求差異化發(fā)展，PLD廠商意欲何為？》，以饗讀者。精彩內(nèi)容提前看：Xilinx 在華為年度質(zhì)量評(píng)分表中獲得滿(mǎn)分。Lattice半導(dǎo)體慶祝其超低密度iCE40 FPGA系列出貨量達(dá)1500萬(wàn)片。Altera一天之內(nèi)“軟硬兼施”，更是攜手ARM，意圖何在?國(guó)產(chǎn)FPGA京微雅格意圖搶占FPGA市場(chǎng)份額到底可信與否?EDA廠商集聚一堂，齊齊攻壘應(yīng)用市場(chǎng)？更多精彩內(nèi)容，請(qǐng)繼續(xù)瀏覽本文，精彩內(nèi)容不容錯(cuò)過(guò)！

　　1. PLD廠商資訊快遞

　　1.1 賽靈思（Xilinx）榮膺華為“2012年最佳核心合作伙伴”獎(jiǎng)

　　2012年12月11日，中國(guó)北京—全球可編程平臺(tái)領(lǐng)導(dǎo)廠商賽靈思公司(Xilinx)宣布榮膺華為“2012年度核心合作伙伴”大獎(jiǎng)，表彰其28nm 技術(shù)的領(lǐng)先性及出色的質(zhì)量、產(chǎn)品交付與服務(wù)支持。賽靈思公司因其出色的業(yè)務(wù)及全球發(fā)展的表現(xiàn)，在華為的質(zhì)量評(píng)分表上獲得滿(mǎn)分。2012年，Xilinx交付下一代所有可編程FPGAs、SoCs、3D ICs和Vivado設(shè)計(jì)套件。其所有可編程組合系列具備集高性能、低功耗和高集成度于一體，加上Vivado設(shè)計(jì)套件，為華為在網(wǎng)絡(luò)、無(wú)線(xiàn)、企業(yè)和設(shè)備等領(lǐng)域的應(yīng)用提供了更智能、集成性更高、帶寬更高的系統(tǒng)解決方案。

　　1.2 Altera正式發(fā)售面向嵌入式系統(tǒng)的Cyclone V SoC FPGA

　　2012年12月13號(hào)，北京——Altera公司今天宣布，首次正式發(fā)售其28 nm SoC器件。通過(guò)寬帶互聯(lián)干線(xiàn)鏈接，Altera SoC FPGA緊密集成了雙核ARM? Cortex?-A9 MPCore?處理器、存儲(chǔ)器控制器、多種外設(shè)以及Cyclone? V和Arria? V級(jí)FPGA，支持無(wú)線(xiàn)通信、工業(yè)、視頻監(jiān)控、汽車(chē)和醫(yī)療設(shè)備市場(chǎng)的開(kāi)發(fā)人員開(kāi)發(fā)定制SoC型號(hào)產(chǎn)品，優(yōu)化滿(mǎn)足了系統(tǒng)功耗、電路板面積，以及性能和成本需求。

　　1.3 萊迪思(Lattice)iCE FPGA系列出貨量達(dá)到1500萬(wàn)片

　　萊迪思半導(dǎo)體公司2012年12月12日宣布自從2011年12月以來(lái)，已經(jīng)發(fā)運(yùn)了1千5百萬(wàn)片iCE FPGA器件，包括其標(biāo)志性產(chǎn)品超低密度iCE40 FPGA系列，成為了公司過(guò)去十年來(lái)出貨最快的產(chǎn)品。這一了不起的數(shù)字反映了iCE40器件正以前所未有的速度獲得移動(dòng)消費(fèi)類(lèi)應(yīng)用的廣泛采用，這一領(lǐng)域占據(jù)了絕大多數(shù)的器件出貨量。

　　1.4 Cadence致力于完善EDA工具，為業(yè)界提供整套方案

　　Cadence致力于完善EDA工具，為業(yè)界提供從系統(tǒng)設(shè)計(jì) 驗(yàn)證、芯片實(shí)現(xiàn)到三維封裝以及PCB 板級(jí)的整套方案。隨著先進(jìn)工藝20nm時(shí)代的到來(lái)，Cadence在以ADE為主的條件下，繼續(xù)推廣“模擬設(shè)計(jì)約束”的新方法以減小設(shè)計(jì)失誤，繼續(xù)加強(qiáng) PDK的功能以提高設(shè)計(jì)效率，繼續(xù)提供DFM的制造和設(shè)計(jì)工具以增加產(chǎn)品額度。目前，Cadence以QRC、PVS和DFM為主的若干工具已經(jīng)經(jīng)過(guò)產(chǎn)品 驗(yàn)證并成為代工廠20nm設(shè)計(jì)的首選。

　　2. PLD芯品新知

　　2.1 Altera和ARM攜手推出DS-5開(kāi)發(fā)套件，加速產(chǎn)品開(kāi)發(fā)時(shí)間

　　Altrea與安謀國(guó)際(ARM)攜手突破SoC FPGA除錯(cuò)壁壘。Altera與ARM透過(guò)雙方特有協(xié)議，共同推出DS-5嵌入式軟件開(kāi)發(fā)套件，期消除工程師在開(kāi)發(fā)SoC FPGA時(shí)，所面臨的軟硬件除錯(cuò)問(wèn)題，進(jìn)一步加速開(kāi)發(fā)時(shí)程。DS-5開(kāi)發(fā)套件在上市之后，將支援對(duì)運(yùn)行非對(duì)稱(chēng)多處理(AMP)和對(duì)稱(chēng)多處理(SMP)系統(tǒng)組態(tài)的系統(tǒng)進(jìn)行除錯(cuò)，還可以透過(guò)JTAG和乙太網(wǎng)路除錯(cuò)介面，廣泛應(yīng)用于電路板開(kāi)發(fā)、驅(qū)動(dòng)程式開(kāi)發(fā)、OS移植、裸金屬和Linux應(yīng)用開(kāi)發(fā)和除錯(cuò)。

　　2.2 東芝新推CMOS多功能門(mén)邏輯器件，滿(mǎn)足移動(dòng)設(shè)備需求

　　東芝公司(Toshiba Corporation)推出了新系列的CMOS多功能門(mén)邏輯器件，支持5V系統(tǒng)，并采用1.0mm x 1.45mm x 0.55mm的小型MP6封裝，適用于移動(dòng)電話(huà)、智能手機(jī)、平板電腦、數(shù)碼相機(jī)和數(shù)碼攝像機(jī)等小型移動(dòng)設(shè)備。該系列將于明年1月份推出樣品，并計(jì)劃于3月份開(kāi)始量產(chǎn)。

　　2.3 Cypress推出PSoC 5LP器件，助力高精度模擬應(yīng)用

　　Cypress公司日前推出了完全認(rèn)證的PSoC 5LP可編程片上系統(tǒng)系列。這些全新器件可提供無(wú)與倫比的高性能可編程模擬、ARM Cortex-M3器件上最佳的ADC、以及利用80多個(gè)預(yù)驗(yàn)證可隨時(shí)投產(chǎn)的PSoC Creator IDE組件設(shè)計(jì)定制系統(tǒng)的靈活性。其它領(lǐng)先同類(lèi)競(jìng)爭(zhēng)產(chǎn)品的特性包括0.5-V集成升壓?jiǎn)?dòng)、1.71-5.5-V全功能模擬以及業(yè)界最廣泛的工作電壓范圍(0.5-5.5V)等。這些功能讓需要單節(jié)電池性能和高精度模擬的全新應(yīng)用面向固定功能MCU之外的世界敞開(kāi)了大門(mén)。

　　2.4 攻壘AMS設(shè)計(jì)方案,EDA商力推模擬/驗(yàn)證工具

　　電子設(shè)計(jì)自動(dòng)化(EDA)大廠正卯足勁強(qiáng)攻高速模擬混合信號(hào)(AMS)設(shè)計(jì)模擬/驗(yàn)證方案。隨著系統(tǒng)單晶片(SoC)內(nèi)部模擬混合訊號(hào)電路激增，包括明導(dǎo)國(guó)際(Mentor Graphics)、新思科技(Synopsys)及益華電腦(Cadence)，均積極擴(kuò)展相關(guān)芯片模擬與驗(yàn)證工具陣容，以便加速高復(fù)雜性SoC開(kāi)發(fā)流程，并確保芯片品質(zhì)與效能無(wú)虞。各大EDA廠商舉措如何，詳見(jiàn)：【攻壘AMS設(shè)計(jì)方案,EDA商力推模擬/驗(yàn)證工具 】

　　3. PLD市場(chǎng)動(dòng)態(tài)掃描

　　3.1 京微雅格何以狹縫求存？

　　當(dāng)前，隨著FPGA市場(chǎng)競(jìng)爭(zhēng)日益白熱化，Xilinx、 Altera和Lattice等FPGA巨頭競(jìng)相推陳出新，呈現(xiàn)百舸爭(zhēng)流之勢(shì)。相比Xilinx和Altera等FPGA梟雄，京微雅格似乎顯得有些微不足道。京微雅格能否在三國(guó)鼎立之勢(shì)，從FPGA市場(chǎng)中分得一杯羹?電子發(fā)燒友網(wǎng)編輯將從國(guó)家政策支持、迂回的市場(chǎng)策略以及靈活的產(chǎn)品優(yōu)勢(shì)等幾個(gè)方面來(lái)深入觀察國(guó)產(chǎn)FPGA后起之秀--京微雅格何以在日益激烈的市場(chǎng)競(jìng)爭(zhēng)中狹縫求存，探求中國(guó)FPGA廠商以及技術(shù)產(chǎn)品發(fā)展之路。

　　3.2 Altera FPGA助力眾志和達(dá)進(jìn)軍8Gbps存儲(chǔ)市場(chǎng)

　　2012年12月12日，北京—Altera公司宣布，中國(guó)信息存儲(chǔ)與數(shù)據(jù)安全領(lǐng)域領(lǐng)先的技術(shù)與服務(wù)提供商無(wú)錫眾志和達(dá)存儲(chǔ)技術(shù)股份有限公司(簡(jiǎn)稱(chēng)眾志和達(dá))采用Altera FPGA解決方案構(gòu)建8Gbps光纖通道協(xié)議存儲(chǔ)，正式進(jìn)軍8GFC存儲(chǔ)市場(chǎng)，也因此成為國(guó)內(nèi)唯一一家具備獨(dú)立研發(fā)光纖通道協(xié)議硬核知識(shí)產(chǎn)權(quán)(IP)、自主生產(chǎn)光纖通道協(xié)議主機(jī)總線(xiàn)適配器(HBA)實(shí)力的領(lǐng)先存儲(chǔ)廠商。這是眾志和達(dá)在其芯片級(jí)存儲(chǔ)(Storage-on-Chip)技術(shù)基礎(chǔ)之上的又一次重大突破。

　　3.3 Cadence為Renesas微系統(tǒng)公司加速實(shí)現(xiàn)周期并降低成本

　　全球電子設(shè)計(jì)創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計(jì)系統(tǒng)公司 日前宣布Renesas微系統(tǒng)有限公司已采用Cadence Encounter RTL Compiler用于綜合實(shí)現(xiàn)，尤其是將復(fù)雜ASIC設(shè)計(jì)的芯片利用率提高了15%，面積減少了8.4%，加速了實(shí)現(xiàn)周期并降低了成本。Cadence的 實(shí)現(xiàn)技術(shù)為Renesas微系統(tǒng)有限公司提供了更快速、更高效的芯片生產(chǎn)方式。

　　3.4 Altera“軟硬兼施”，攜手ARM意欲何為？

　　FPGA廠商圍繞28nm工藝節(jié)點(diǎn)的戰(zhàn)役已經(jīng)熱熱鬧鬧的上演了兩年時(shí) 間，就在我們懷疑是否Altera采用的HP工藝出現(xiàn)問(wèn)題，而導(dǎo)致28nm產(chǎn)品不能上市的時(shí)候，Altera宣布其最新SoC FPGA產(chǎn)品開(kāi)始發(fā)售了，客戶(hù)已經(jīng)可以開(kāi)始下訂單。同一天，Altera向媒體宣布推出其攜手ARM醞釀和開(kāi)發(fā)了一年，旨在消除SoC FPGA中CPU和FPGA間調(diào)試壁壘的開(kāi)發(fā)套件DS-5工具包。Altera如此“軟硬兼施”，攜手ARM到底意欲何為?敬請(qǐng)瀏覽原文分析：【Altera“軟硬兼施”，攜手ARM意欲何為？ 】

　　4. PLD熱門(mén)技術(shù)聚焦

　　4.1 2012年工程師最?lèi)?ài)FPGA技術(shù)熱文TOP10????

　　2012 年電子發(fā)燒友網(wǎng)發(fā)表和整合了很多FPGA相關(guān)的文章。關(guān)于FPGA核心知識(shí)詳解、 FPGA芯片設(shè)計(jì)、FPGA解決方案、FPGA工程師經(jīng)驗(yàn)傳授，甚至FPGA廠商產(chǎn)品大比拼，精彩無(wú)限，不容錯(cuò)過(guò)。值此年終之際，電子發(fā)燒友網(wǎng)特此推出一 系列回顧性文章，意在幫助電子愛(ài)好者、工程師以及相關(guān)廠商梳理2012年最受歡迎的技術(shù)趨勢(shì)和最新熱點(diǎn)。電子發(fā)燒友網(wǎng)更多回顧系列文章即將推出，敬請(qǐng)期待!

點(diǎn)擊圖片，瀏覽更多FPGA技術(shù)熱文【 2012年工程師最?lèi)?ài)FPGA技術(shù)熱文TOP10 】

　　4.2 賽靈思FPGA DIY系列（3）：HDUSec-網(wǎng)絡(luò)行為分析監(jiān)控系統(tǒng)???

　　HDUSec-網(wǎng)絡(luò)行為分析監(jiān)控是集分析、監(jiān)控、報(bào)警功能于一體的網(wǎng)絡(luò)行為監(jiān)控，通過(guò)本系統(tǒng)可以實(shí)現(xiàn)對(duì)局域網(wǎng)中用戶(hù)網(wǎng)絡(luò)行為的分析、監(jiān)控，并且能夠?qū)Ψ欠ü暨M(jìn)行報(bào)警，從而為用戶(hù)提供一個(gè)良好的上網(wǎng)環(huán)境。本系統(tǒng)能夠提供一個(gè)良好的使用和管理環(huán)境，為用戶(hù)提供方便的一體化系統(tǒng)。本系統(tǒng)采用NetFPGA、Linux系統(tǒng)及B/S架構(gòu)等進(jìn)行設(shè)計(jì)與實(shí)現(xiàn)。詳情瀏覽原文：【賽靈思FPGA DIY系列（3）：HDUSec-網(wǎng)絡(luò)行為分析監(jiān)控系統(tǒng) 】

　　4.3 玩轉(zhuǎn)賽靈思Zedboard開(kāi)發(fā)板（4）：如何使用自帶外設(shè)IP讓ARM PS訪問(wèn)FPGA？

　　本文目的是使用XPS為ARM PS 處理系統(tǒng)添加額外的IP。從IP Catalog 標(biāo)簽添加GPIO，并與ZedBoard板子上的8個(gè)LED燈相連。當(dāng)系統(tǒng)建立完后，產(chǎn)生bitstream，并對(duì)外設(shè)進(jìn)行測(cè)試。本文給出流水燈實(shí)現(xiàn)過(guò)程的詳細(xì)步驟截圖。更多賽靈思(Xilinx)Zedboard基礎(chǔ)知識(shí)、相關(guān)手冊(cè)以及應(yīng)用實(shí)例將陸續(xù)推出，以饗讀者，敬請(qǐng)期待。原文詳見(jiàn)：【如何使用自帶外設(shè)IP讓ARM PS訪問(wèn)FPGA？】，工程文件下載：【相應(yīng)源代碼? 】

　　電子發(fā)燒友網(wǎng)編輯點(diǎn)評(píng)

　　縱觀第51周各大PLD廠商之間的此起彼伏，可謂是“山雨欲來(lái)風(fēng)滿(mǎn)樓”。然則，各大廠商均由早前的“劍拔弩張”，到現(xiàn)在的差異化發(fā)展、競(jìng)爭(zhēng)策略上的互不相讓?zhuān)「?jìng)爭(zhēng)得最為激烈的要數(shù)Xilinx 和Altera雙雄，在28nm FPGA戰(zhàn)場(chǎng)上，Xilinx和Altera就已經(jīng)展現(xiàn)了兩種完全不同的競(jìng)爭(zhēng)策略：Xilinx追求性能與功耗并重，Altera則更熱衷于性能的提升。到現(xiàn)在兩者再一次雙雙提出20nm規(guī)劃，Altera以三大創(chuàng)新技術(shù)自居，Xilinx則繼續(xù)領(lǐng)先下一代。如今，國(guó)產(chǎn)FPGA順勢(shì)崛起，意圖分瓜FPGA 市場(chǎng)份額。到底京微雅格能否續(xù)寫(xiě)國(guó)產(chǎn)FPGA新傳奇，終究是需要時(shí)日的見(jiàn)證。只是，未來(lái)PLD市場(chǎng)的精彩卻是毋庸置疑的。PLD領(lǐng)域充滿(mǎn)了許多不確定性，各大廠商之間這種良性競(jìng)爭(zhēng)，對(duì)于整個(gè)產(chǎn)業(yè)鏈而言，無(wú)疑是有百利而無(wú)一害。各大廠商間的競(jìng)爭(zhēng)最直接受益的將會(huì)是工程師群體以及整個(gè)PLD行業(yè)的蓬勃發(fā)展。

　　想了解以往每周PLD廠商之間的精彩PK、獲得更多PLD市場(chǎng)動(dòng)態(tài)，請(qǐng)點(diǎn)擊關(guān)鍵字【PLD每周焦點(diǎn) 】即可大飽眼福！敬請(qǐng)繼續(xù)關(guān)注電子發(fā)燒友網(wǎng)相關(guān)報(bào)道。

——電子發(fā)燒友網(wǎng)版權(quán)所有，轉(zhuǎn)載請(qǐng)注明出處！