CD4532B由組合邏輯組成，該邏輯將最高優(yōu)先級輸入（D7-D0）編碼為3位二進(jìn)制代碼。八個(gè)輸入D7至D0各自具有指定的優(yōu)先級; D7是最高優(yōu)先級，D0是最低優(yōu)先級。當(dāng)芯片使能輸入E _I 為低電平時(shí)，優(yōu)先編碼器被禁止。當(dāng)E _I 為高時(shí)，最高優(yōu)先級輸入的二進(jìn)制表示出現(xiàn)在輸出線Q2-Q0上，組選擇線GS為高表示存在優(yōu)先級輸入。當(dāng)沒有優(yōu)先級輸入時(shí)，啟用（E _O ）為高。如果任何一個(gè)輸入為高電平，則E _O 為低電平且所有級聯(lián)的低階階段均被禁用。

CD4532B類型采用16引腳密封雙列直插式電源供電陶瓷封裝（F3A后綴），16引腳雙列直插塑料封裝（E后綴），16引腳小外形封裝（M，M96，MT和NSR后綴），以及16引腳薄型收縮小外形包（PW和PWR后綴）。