DS90C363B +3.3V 可編程 LVDS 發(fā)送器 18 位平板顯示 (FPD) 鏈接 - 65MHz

數(shù)據(jù)： DS90C363B 3.3V Prog LVDS Transm 18-Bit FPD Link -65 MHz 數(shù)據(jù)表

描述

DS90C363B發(fā)送器將21位CMOS /TTL數(shù)據(jù)轉(zhuǎn)換為三個LVDS（低壓差分信號）數(shù)據(jù)流。鎖相發(fā)送時鐘通過第四LVDS鏈路與數(shù)據(jù)流并行發(fā)送。發(fā)送時鐘的每個周期對輸入數(shù)據(jù)的21位進(jìn)行采樣和發(fā)送。在65MHz的發(fā)送時鐘頻率下，以每個LVDS數(shù)據(jù)信道455Mbps的速率發(fā)送18位RGB數(shù)據(jù)和3位LCD定時和控制數(shù)據(jù)（FPLINE，F(xiàn)PFRAME，DRDY）。使用65 MHz時鐘，數(shù)據(jù)吞吐量為170 Mbytes /sec。 DS90C363B變送器可通過專用引腳設(shè)置為上升沿選通或下降沿選通。上升沿或下降沿選通發(fā)送器將與下降沿選通接收器（DS90CF366）互操作，無需任何轉(zhuǎn)換邏輯。

該芯片組是解決與寬，高速相關(guān)的EMI和電纜尺寸問題的理想方法TTL接口。

特性

時鐘/數(shù)據(jù)和/PD引腳之間無需特殊的啟動順序。輸入信號（時鐘和數(shù)據(jù)）可以在器件上電之前或之后施加。
支持?jǐn)U頻時鐘頻率調(diào)制高達(dá)100kHz，中心擴(kuò)展偏差±2.5％或向下擴(kuò)展-5％。
當(dāng)輸入時鐘丟失且/PD引腳為邏輯高電平時，“輸入時鐘檢測”功能會將所有LVDS對拉至邏輯低電平。
18至68 MHz移位時鐘支持< /li>
同類最佳套裝＆amp;在TxINPUT上保持時間
Tx功耗＆lt;在65MHz灰度級下130mW（典型值）
比BiCMOS替代品低40％的功耗
Tx掉電模式＆lt; 37μW（典型值）
支持VGA，SVGA，XGA和雙像素SXGA。
窄總線可減小電纜尺寸和成本
高達(dá)1.3 Gbps吞吐量
高達(dá)170兆字節(jié)/秒帶寬
345 mV（典型值）擺幅LVDS器件用于低EMI
PLL無需外部元件
兼容采用TIA /EIA-644 LVDS標(biāo)準(zhǔn)
薄型48引腳TSSOP封裝
改進(jìn)替代產(chǎn)品：
- SN75LVDS84，DS90C363A

所有商標(biāo)均為其各自所有者的財產(chǎn)。 TRI-STATE是德州儀器公司的商標(biāo)。 TRI-STATE是德州儀器公司的商標(biāo)。

參數(shù) 與其它產(chǎn)品相比?顯示 SerDes

?
Function
Color Depth (bpp)
Pixel Clock Min (MHz)
Pixel Clock (Max) (MHz)
Input Compatibility
Output Compatibility
Total Throughput (Mbps)
Rating
Operating Temperature Range (C)
Package Group
Package Size: mm2:W x L (PKG)
Pin/Package
?

DS90C363B
Transmitter ? ?
18 ? ?
18 ? ?
68 ? ?
LVCMOS LVTTL ? ?
FPD-Link LVDS ? ?
1300 ? ?
Catalog ? ?
-10 to 70 ? ?
TSSOP ? ?
48TSSOP: 101 mm2: 8.1 x 12.5(TSSOP) ? ?
48TSSOP ? ?