描述 LMK04816 器件是業(yè)界性能最為優(yōu)異的時鐘調(diào)節(jié)器，具備出色的時鐘抖動消除、生成和分配等高級功能， 能夠充分滿足新一代系統(tǒng)要求。雙環(huán)PLLATINUM 架構(gòu)采用低噪聲VCXO 模塊可實現(xiàn)111fs 的RMS 抖動 （12kHz 至20MHz）或采用低成本外部晶振及變?nèi)荻O管實現(xiàn)低 于200fs 的RMS 抖動（12kHz 至20MHz）。雙環(huán)路架構(gòu)由兩個高性能鎖相環(huán)(PLL)、一個低噪聲晶體振蕩器電路以及一個高性能壓控振蕩器(VCO) 構(gòu) 成。第一個PLL (PLL1) 具有低噪聲抖動消除器功能，而第二個PLL (PLL2) 執(zhí)行時鐘生成。PLL1 可配置為 與外部VCXO 模塊配合使用，或與具有外部可調(diào)晶體和變?nèi)荻O管的集成式晶體振蕩器配合使用。用于很窄 的環(huán)路帶寬時，PLL1 使用VCXO 模塊或可調(diào)晶體的優(yōu)異近端相位噪聲（偏移低于50kHz）清理輸入時 鐘。PLL1 的輸出將用作PLL2 的清理輸入?yún)⒖?，以鎖定集成式VCO?？蓪LL2 的環(huán)路帶寬進行優(yōu)化以清 理遠端相位噪聲（偏移高于50 kHz），集成式VCO優(yōu)于VCXO 模塊或PLL1 中使用的可調(diào)晶體。特性 超低均方根(RMS) 抖動性能 100fs RMS 抖動（12kHz 至20MHz） 123fs RMS 抖動（100Hz 至20MHz） 雙環(huán)PLLATINUM?鎖相環(huán)(PLL) 架構(gòu) PLL1 集成低噪聲晶體振蕩器電路 輸入時鐘丟失時采用保持模式 自動或手動觸發(fā)/恢復 PLL2 標準化1Hz (PLL) 噪底為 227dBc/Hz 相位檢測器速率最高可達155MHz OSCin 倍頻器 集成低噪聲壓控振蕩器(VCO) VCO 頻率范圍為2370MHz 至2600MHz三個具有LOS 的冗余輸入時鐘 自動和手動切換模式 50% 占空比輸出分配，1 至1045（偶數(shù)和奇數(shù)） 低電壓正射極耦合邏輯(LVPECL)，低壓差分信令 (LVDS) 或低電壓互補金屬氧化物半導體 (LVCMOS) 可編程輸出 固定或可動態(tài)調(diào)節(jié)的精密數(shù)字延遲 模擬延遲控制（步長為25ps），最高可達575ps 1/2 時鐘分配周期分步數(shù)字延遲，最高可達522 個 步長 13 路差分輸出；最高可達26 路單端輸出 多達5 個VCXO 和晶體緩沖輸出 高達2600MHz 的時鐘速率 0 延遲模式 加電時3 個缺省時鐘輸出 多模式：雙PLL、單PLL 和時鐘分配 工業(yè)溫度范圍：40°C 至+85°C 3.15V 至3.45V 工作電壓 封裝：64 引腳超薄型四方扁平無引線(WQFN) (9.0mm × 9.0mm × 0.8 mm)