MC10E / 100E195是一款可編程延遲芯片（PDC），主要用于時鐘偏移和定時調(diào)整。它提供差分ECL輸入轉(zhuǎn)換的可變延遲。
延遲部分由一系列門組成，如邏輯符號所示。前兩個延遲元件的特征是門被修改為具有大約80 ps的基本門延遲的1.25和1.5倍的延遲。這兩個元件為E195提供了大約20 ps的數(shù)字可選分辨率。所需的器件延遲由七個地址輸入D [0：6]選擇，它們通過鎖存使能（LEN）控制上的高電平信號鎖存在芯片上。
因為E195的延遲可編程性是純粹實現(xiàn)的差分ECL門延遲器件將在> 1.0 GHz的頻率下工作，同時保持超過600 mV的輸出擺幅。
因此，E195在非常高的頻率下提供非常精細(xì)的分辨率，可以完全從數(shù)字輸入中選擇，從而實現(xiàn)非常精確的系統(tǒng)時鐘定時。
第八個鎖存輸入D7用于級聯(lián)多個PDC，以增加可編程范圍。級聯(lián)邏輯允許完全控制多個PDC，而不需要為每個額外的PDC添加一條到數(shù)據(jù)總線的線路，而無需任何外部門控。
V
引腳是內(nèi)部產(chǎn)生的電源，僅適用于此器件。對于單端輸入條件，未使用的差分輸入連接到V
作為開關(guān)參考電壓。 V
也可以重新連接AC耦合輸入。使用時，通過0.015F電容去耦V
和V
，并將電流源或吸收限制在0.5 mA。不使用時，V
應(yīng)保持打開狀態(tài)。
100系列包含溫度補償。 2.0ns最差情況延遲范圍 20ps /延遲步進(jìn)分辨率

> 1.0GHz帶寬

片上級聯(lián)電路 PECL模式工作范圍：V = 4.2 V至5.7 V，V = 0 V

NECL模式工作范圍：V

= 0 V，V = -4.2 V至-5.7 V 內(nèi)部輸入下拉電阻器 ESD保護(hù)：> 2 kV HBM，> 200 V MM 符合或超過JEDEC規(guī)范EIA / JESD78 IC閂鎖測試 濕度靈敏度等級1 有關(guān)其他信息，請參閱應(yīng)用說明AND8003 / D 可燃性等級：UL-94代碼V-0 @ 1/8“，氧指數(shù)28至34 晶體管數(shù)= 368個器件 無鉛封裝可用