（文章來(lái)源：電子工程專(zhuān)輯）
? ? ? ?賽靈思為客戶(hù)提供相對(duì)靈活的domain-specific選擇，與下游客戶(hù)自己選擇做domain-specific的ASIC芯片，是兩套方案。在吳欣看來(lái)，像谷歌這樣有足夠業(yè)務(wù)規(guī)模，自己做芯片設(shè)計(jì)能夠促成應(yīng)用層面足夠經(jīng)濟(jì)效益的，畢竟還是少數(shù)?！岸夜雀璧?a href="http://www.brongaenegriffin.com/soft/data/42-102/" target="_blank">AI技術(shù)，也不是只需要一個(gè)TPU，它也需要我們的芯片，也需要x86?！彼圆⒉皇嵌紩?huì)由自己去做。

半導(dǎo)體行業(yè)協(xié)會(huì)（SIA）2017年估算，針對(duì)新一代技術(shù)節(jié)點(diǎn)建工廠(chǎng)，配套制造設(shè)備，大約需要70億美元。在過(guò)去25年間，構(gòu)建最新制程節(jié)點(diǎn)工廠(chǎng)的投入每年平均提升11%，如果加上工藝開(kāi)發(fā)，則可將成本每年推升13%（2001-2014）。實(shí)際上，現(xiàn)如今參與最先進(jìn)制程工藝制造的市場(chǎng)參與者已經(jīng)只剩三家了。按照歷年數(shù)據(jù)，理想情況下如果這幾名參與者的市場(chǎng)份額均分，則企業(yè)復(fù)合年增長(zhǎng)率約14%。這樣一來(lái)，和13%的成本提升兩相抵消，才產(chǎn)生了盈余。未來(lái)5nm、3nm的成本攀升還要持續(xù)。

“從 28/20nm開(kāi)始，制造成本就開(kāi)始上升得比較多。主要原因是多次曝光（multi-patterning）。以前還是用193nm的光刻技術(shù)。到了20nm，只能通過(guò)多次曝光去曝出這些比193nm自身小了很多的線(xiàn)條。這樣一來(lái)光刻的成本就增加了。簡(jiǎn)單來(lái)說(shuō)，本來(lái)是一次曝光，現(xiàn)在兩次：原來(lái)一個(gè)機(jī)臺(tái)一天可以做2000片wafer，若兩次曝光就只能做1000片了。一片wafer從頭到尾大概需要幾十步的光刻步驟，如果里面有一半需要兩次曝光，成本就增加了25%?！眳切勒f(shuō)。

除了人盡皆知的在3nm節(jié)點(diǎn)時(shí)期，F(xiàn)inFET轉(zhuǎn)向GAA，在結(jié)構(gòu)上帶來(lái)的成本推升，“就光刻技術(shù)來(lái)說(shuō)，整個(gè)業(yè)界花了二三十年的時(shí)間把EUV（極紫外光）做出來(lái)，今后幾代光刻都會(huì)使用EUV。在3nm以后，大概EUV本身就需要multi-patterning，或者加上High-NA（高數(shù)值孔徑）。EUV光刻機(jī)，一臺(tái)機(jī)臺(tái)就需要2億美金。臺(tái)積電、Intel的新工藝生產(chǎn)線(xiàn)都需要十幾臺(tái)這樣的設(shè)備。這些都是制造成本攀升的組成部分?！?/p>

“后端（BEOL）的金屬工藝，還需要有更新的技術(shù)來(lái)支持，金屬電阻挑戰(zhàn)性加強(qiáng)?！鄙厦孢@張圖來(lái)自2017年P(guān)aul Besser在NCCAVS的講義，主要說(shuō)的是銅線(xiàn)線(xiàn)寬與電阻（Rs）之間的關(guān)系。在其中的相應(yīng)很窄線(xiàn)寬區(qū)域內(nèi)，產(chǎn)生了較高的電阻?！斑@一層我們叫MD/VD，這一層的電阻大概會(huì)吃掉3%的性能。下一代縮一半，影響就擴(kuò)大到6%，再下一代則增加到12%。所以技術(shù)進(jìn)步的好處都會(huì)被它吃掉，我們就需要有新的技術(shù)工藝，或者新的架構(gòu)來(lái)解決問(wèn)題?！?/p>

上面這些說(shuō)的還只是制造成本，在設(shè)計(jì)成本上?！耙郧肮に嚨覀?cè)O(shè)計(jì)芯片，只需要了解65nm比90nm小多少，我們直接把90nm上的設(shè)計(jì)，拿到65nm工藝上，重新設(shè)計(jì)一下馬上就能做，整個(gè)過(guò)程半年、一年就完成了。但現(xiàn)在，7nm和16nm有很多不一樣的地方，不能把16nm的設(shè)計(jì)直接放到7nm里面去用，從架構(gòu)到設(shè)計(jì)，到后面每部分工作都不一樣——唯有重新優(yōu)化才能做到最好的優(yōu)化?！?/p>

”設(shè)計(jì)越來(lái)越復(fù)雜，設(shè)計(jì)周期變長(zhǎng)，需要的人員變多。做設(shè)計(jì)，過(guò)去可能只需要1年，現(xiàn)在就需要2年；參與芯片設(shè)計(jì)的人員過(guò)去可能是1000人，現(xiàn)在變成2000人（或4000人/年），成本提升到4倍。這對(duì)芯片設(shè)計(jì)而言就成了很大的負(fù)擔(dān)。必須要有足夠多的錢(qián)和人才，才能把芯片做出來(lái)?！?/p>

“現(xiàn)在和過(guò)去相比，每一代增加至少30-50%的設(shè)計(jì)成本。要自己做芯片，要準(zhǔn)備好4000人/年，做出來(lái)之后4000人還要再做下一代。有多少業(yè)務(wù)能夠承受這樣的設(shè)計(jì)成本？”“有多少企業(yè)能夠自己做芯片？即便谷歌，TPU部門(mén)也并不是很大，遠(yuǎn)不到自己設(shè)計(jì)、維持、運(yùn)營(yíng)的程度，其它的芯片供應(yīng)商在這方面在為谷歌提供服務(wù)，這也是因?yàn)楣雀栌绣X(qián)，并不是人人都能做?！薄吧踔敛还馐窃O(shè)計(jì)團(tuán)隊(duì)的問(wèn)題，現(xiàn)在做一套7nm mask就將近上千萬(wàn)美元一套?！?/p>

“以前一年超過(guò)幾十萬(wàn)顆的量，你就可以自己做ASIC，但現(xiàn)在不是，沒(méi)有幾百幾千萬(wàn)，沒(méi)有那么大的芯片需求量，最終是不劃算的。采用FPGA，或自己做芯片，這個(gè)成本收益的對(duì)接點(diǎn)正越來(lái)越靠后。”