引言

多節(jié)點(diǎn)系統(tǒng)，在目前的很多電子系統(tǒng)應(yīng)用場(chǎng)合都可以看到。這種多節(jié)點(diǎn)系統(tǒng)由于具有結(jié)構(gòu)可擴(kuò)展性、功能配置的靈活性以及便于查找故障節(jié)點(diǎn)等良好的可維護(hù)性得到了越來(lái)越廣泛的應(yīng)用。通常，多節(jié)點(diǎn)系統(tǒng)各個(gè)節(jié)點(diǎn)的主要硬件構(gòu)成有很大的相似性。特別是近年來(lái)， FPGA 這個(gè)強(qiáng)大的平臺(tái)讓多節(jié)點(diǎn)系統(tǒng)各個(gè)節(jié)點(diǎn)的硬件構(gòu)成擁有了更廣泛的通用性。尤其是隨著 IP 核技術(shù)的推廣，再加上一些功能強(qiáng)大的 CPU 核的出現(xiàn)，如 Xilinx 公司提供的 PicoBlaze 和 MicroBlaze 等，使得目前的許多系統(tǒng)的主要功能都可以由大容量的 FPGA 實(shí)現(xiàn)，而無(wú)需再使用比較昂貴的高性能微處理器。

對(duì)于節(jié)點(diǎn)系統(tǒng)，這將大大降低系統(tǒng)成本。對(duì)于由大容量 FPGA 構(gòu)成的多節(jié)點(diǎn)系統(tǒng)，系統(tǒng)的升級(jí)是一個(gè)費(fèi)時(shí)費(fèi)力的工作。此時(shí)，F(xiàn)PGA 的遠(yuǎn)程升級(jí)能力就顯得尤為重要。對(duì)于包含 arm、DSP、PowerPC 等高性能嵌入式微處理器的多節(jié)點(diǎn)系統(tǒng)，使用這些嵌入式微處理器，采用 SELECTMAP 對(duì) FPGA 進(jìn)行加載并實(shí)現(xiàn)遠(yuǎn)程升級(jí)，無(wú)需增加過(guò)多的外部器件，是非常經(jīng)濟(jì)和高效的。但對(duì)于核心器件就是大容量 FPGA 的系統(tǒng)，如果由 FPGA 本身來(lái)接收升級(jí)數(shù)據(jù)并寫(xiě)入存儲(chǔ)配置數(shù)據(jù)的非易失性存儲(chǔ)器，一旦升級(jí)失敗，將無(wú)法再次升級(jí)，從而限制了它在許多需要高可靠性要求或者維護(hù)人員不便于到達(dá)的場(chǎng)合的應(yīng)用;而如果單純?yōu)榱藢?shí)現(xiàn)系統(tǒng)的遠(yuǎn)程升級(jí)而加入價(jià)格昂貴的嵌入式微處理器，又會(huì)較大地增加系統(tǒng)成本和復(fù)雜性。針對(duì)這種情況，筆者設(shè)計(jì)了利用 ATmega64 單片機(jī)和 RS485 總線，加上接入以太網(wǎng)的主控計(jì)算機(jī)構(gòu)成的遠(yuǎn)程升級(jí)系統(tǒng)，解決了上述問(wèn)題。

1 系統(tǒng)設(shè)計(jì)

1.1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

遠(yuǎn)程升級(jí)系統(tǒng)主要由一臺(tái)接入以太網(wǎng)的主控計(jì)算機(jī)、半雙工 RS485 總線以及各個(gè)子節(jié)點(diǎn)構(gòu)成，組成結(jié)構(gòu)如圖 1 所示。主控計(jì)算機(jī)通過(guò)以太網(wǎng)從外部獲取整個(gè)系統(tǒng)各個(gè)節(jié)點(diǎn)的升級(jí)數(shù)據(jù)，然后通過(guò) RS485 總線向各個(gè)子節(jié)點(diǎn)發(fā)送其對(duì)應(yīng)的升級(jí)數(shù)據(jù)，完成多節(jié)點(diǎn)系統(tǒng)的升級(jí)。RS485 總線采用一主多從的半雙工方式，主控計(jì)算機(jī)為總線的主控制器，只能由它向各個(gè)節(jié)點(diǎn)發(fā)起通信連接，其余子節(jié)點(diǎn)只能響應(yīng)主控計(jì)算機(jī)的控制命令。

1.2 節(jié)點(diǎn)升級(jí)原理

各個(gè)節(jié)點(diǎn)通過(guò) RS485 總線與主控計(jì)算機(jī)相連，在無(wú)升級(jí)數(shù)據(jù)時(shí)，總線可以用來(lái)傳輸主控計(jì)算機(jī)對(duì)各個(gè)節(jié)點(diǎn)的查詢和控制命令。主控計(jì)算機(jī)與各個(gè)節(jié)點(diǎn)的通信協(xié)議可以采用具有查詢控制幀、應(yīng)答幀和數(shù)據(jù)幀 3 種幀類型的協(xié)議。只有主控計(jì)算機(jī)可以發(fā)送查詢控制幀，查詢或設(shè)定各個(gè)節(jié)點(diǎn)的遠(yuǎn)程升級(jí)狀態(tài)或工況信息。子節(jié)點(diǎn)接收主控計(jì)算機(jī)的命令和數(shù)據(jù)，發(fā)送應(yīng)答幀，并完成自身的升級(jí)。

2 子節(jié)點(diǎn)的硬件設(shè)計(jì)

2.1 子節(jié)點(diǎn)硬件結(jié)構(gòu)框圖

如圖 2 所示，以一個(gè)由 Xilinx 公司的 XC3S4000 大容量 FPGA 構(gòu)成的系統(tǒng)為例，遠(yuǎn)程升級(jí)系統(tǒng)子節(jié)點(diǎn)的硬件電路主要包括： ATmega64 單片機(jī)，用于存儲(chǔ)大容量 FPGA 配置數(shù)據(jù)的 Flash，以及接入 RS485 總線的半雙工總線收發(fā)器。ATmega64 單片機(jī)用于實(shí)現(xiàn)對(duì)大容量 FPGA XC3S4000 的加載，以及從 RS485 總線接收 FPGA 的升級(jí)數(shù)據(jù)并寫(xiě)入擁有 2 MB 存儲(chǔ)空間的 Flash 存儲(chǔ)器 SST36VF1601C 中。RS485TTL 電平變換電路采用 RS485 收發(fā)器 SP485R。

2.2 子節(jié)點(diǎn)硬件設(shè)計(jì)說(shuō)明

在子節(jié)點(diǎn)的硬件設(shè)計(jì)中，ATmega64 單片機(jī)是實(shí)現(xiàn)整個(gè)升級(jí)功能的關(guān)鍵。ATmega64 是基于增強(qiáng)的 AVR RISC 結(jié)構(gòu)的低功耗 8 位 CMOS 微控制器。由于其先進(jìn)的指令集以及單時(shí)鐘周期指令執(zhí)行時(shí)間，ATmega64 的數(shù)據(jù)吞吐率高達(dá) 1 MIPS/MHz，從而可以緩解系統(tǒng)在功耗和處理速度之間的矛盾。AVR 內(nèi)核具有豐富的指令集和 32 個(gè)通用工作寄存器，并且所有的寄存器都直接與算術(shù)邏輯單元（ALU）相連接，使得 1 條指令可以在 1 個(gè)時(shí)鐘周期內(nèi)同時(shí)訪問(wèn) 2 個(gè)獨(dú)立的寄存器。這種結(jié)構(gòu)大大提高了代碼效率，并且具有比普通的 CISC 微控制器最高至 10 倍的數(shù)據(jù)吞吐率。ATmega64 有如下特點(diǎn)：

① 64 KB 的系統(tǒng)內(nèi)可編程 Flash（具有同時(shí)讀寫(xiě)的能力，即 RWW），2 KB 的 EEPROM，4 KB 的 SRAM，32 個(gè)通用工作寄存器;

② 53 個(gè)通用 I/O 口線;

③ 實(shí)時(shí)計(jì)數(shù)器（RTC）;

④ 4 個(gè)具有比較模式與 PWM 的靈活的定時(shí)器 / 計(jì)數(shù)器（T/C），具有片內(nèi)振蕩器的可編程看門(mén)狗定時(shí)器;

⑤ 2 個(gè) USART，面向字節(jié)的雙線串行接口（TWI），1 個(gè) SPI 串行端口;

⑥ 8 路 10 位具有可選差分輸入級(jí)可編程增益的 ADC;

⑦ 與 IEEE 1149.1 標(biāo)準(zhǔn)兼容的，可用于訪問(wèn)片上調(diào)試系統(tǒng)及編程的 JTAG 接口。

ATmega64 是以 Atmel 高密度非易失性存儲(chǔ)器技術(shù)生產(chǎn)的。片內(nèi) ISP Flash 允許程序存儲(chǔ)器通過(guò) ISP 串行接口（或者通用編程器）進(jìn)行編程，也可以通過(guò)運(yùn)行于 AVR 內(nèi)核之中的引導(dǎo)程序進(jìn)行編程。通過(guò)將 8 位 RISC CPU 與系統(tǒng)內(nèi)可編程的 Flash 集成在一個(gè)芯片內(nèi)，ATmega64 成為一個(gè)功能強(qiáng)大的單片機(jī)，為許多嵌入式控制應(yīng)用提供了靈活而低成本的解決方案。

利用 ATmega64 單片機(jī)實(shí)現(xiàn)對(duì)大容量 FPGA 的遠(yuǎn)程升級(jí)，涉及的主要技術(shù)問(wèn)題有三點(diǎn)：一是如何將 ATmega64 單片機(jī)接入 RS485 總線;二是在接收到升級(jí)數(shù)據(jù)后和加載 FPGA 時(shí)，如何利用 ATmega64 單片機(jī)對(duì)大容量的 Flash 存儲(chǔ)器進(jìn)行讀寫(xiě)操作;三是 ATmega64 單片機(jī)實(shí)現(xiàn) FPGA 的 SELECTMAP 加載。

2.2.1 RS485 接口電路設(shè)計(jì)

如表 1 所列， RS485 總線標(biāo)準(zhǔn)具有控制方便、價(jià)格低廉以及高噪聲抑制、相對(duì)高的傳輸速率、傳輸距離遠(yuǎn)和寬共模范圍等優(yōu)點(diǎn)。在過(guò)去的 20 年時(shí)間里，建議性標(biāo)準(zhǔn) RS485 作為一種多點(diǎn)差分?jǐn)?shù)據(jù)傳輸?shù)?a href="http://www.brongaenegriffin.com/v/tag/2364/" target="_blank">電氣規(guī)范，被應(yīng)用在許多不同的領(lǐng)域作為數(shù)據(jù)傳輸鏈路。

表 1 TIA/EIA485 串行通信標(biāo)準(zhǔn)的性能

子節(jié)點(diǎn)的 ATmega64 單片機(jī)通過(guò) Sipex 公司設(shè)計(jì)生產(chǎn)的高性能 RS485 收發(fā)器接入 RS485 總線。

SP485R 是一款與流行的標(biāo)準(zhǔn) RS485 芯片完全兼容，而且包含更高的 ESD 保護(hù)和高接收器輸入阻抗等性能的 RS485 收發(fā)器。接收器輸入高阻抗可以使 400 個(gè)收發(fā)器接到同一條傳輸線上，又不會(huì)引起 RS485 驅(qū)動(dòng)器信號(hào)的衰減。該收發(fā)器的特點(diǎn)如下：

① 允許超過(guò) 400 個(gè)收發(fā)器接到同一條傳輸線上;

② 接收器輸入高阻抗（標(biāo)準(zhǔn)值 RIN=150 kΩ）;

③ 半雙工配置與工業(yè)標(biāo)準(zhǔn)引腳一致;

④ 共模輸入電壓范圍為 -7～+12 V;

⑤ 低功耗（250 mW）;

⑥ 獨(dú)立驅(qū)動(dòng)器和接收器使能引腳。

其典型應(yīng)用電路如圖 3 所示。

ATmega64 單片機(jī)的標(biāo)準(zhǔn)串行口通過(guò) RXD 直接連接 SP485R 芯片的 RO 引腳，通過(guò) TXD 直接連接 SP485R 芯片的 DI 引腳。由單片機(jī)輸出的 R/D 信號(hào)直接控制 SP485R 芯片的發(fā)送器 / 接收器使能：R/D 信號(hào)為 1，SP485R 芯片的發(fā)送器有效，接收器禁止，此時(shí)單片機(jī)可以向 RS485 總線發(fā)送數(shù)據(jù)字節(jié);R/D 信號(hào)為 0，SP485R 芯片的發(fā)送器禁止，接收器有效，單片機(jī)可以接收來(lái)自 RS485 總線的數(shù)據(jù)字節(jié)。上拉電阻 R1、下拉電阻 R2 用于保證未連接總線時(shí)的 SP485R 芯片處于空閑狀態(tài)，以提高每個(gè) RS485 節(jié)點(diǎn)的工作可靠性。6.8 V 的 TVS 管 V1、V2、V3 用來(lái)保護(hù) RS485 總線，避免 RS485 總線受外界干擾時(shí)產(chǎn)生的高壓損壞 RS485 收發(fā)器。

2.2.2 ATmega64 存儲(chǔ)空間的擴(kuò)展

ATmega64 的尋址空間為 64 KB，利用 ATmega64 自身的尋址系統(tǒng)，只能訪問(wèn) 0x0000~0xFFFF 的地址空間。顯然，這對(duì)于存儲(chǔ)和加載大容量 FPGA 的配置數(shù)據(jù)是遠(yuǎn)遠(yuǎn)不夠的。以 Xilinx 公司的 Spartan3 系列 FPGA 為例，其配置數(shù)據(jù)所需的存儲(chǔ)空間如表 2 所列。

表 2 Spartan3 系列 FPGA 配置文件大小

以 XC3S4000 型 FPGA 為例，它的配置文件所需的存儲(chǔ)空間約為 1.35 MB，已遠(yuǎn)遠(yuǎn)超出了 ATmega64 單片機(jī)的尋址空間。因此，為了能夠利用 ATmega64 單片機(jī)來(lái)實(shí)現(xiàn)對(duì) FPGA 配置數(shù)據(jù)的讀寫(xiě)，必須對(duì)其尋址空間進(jìn)行擴(kuò)展。擴(kuò)展的硬件連接框圖如圖 2 中的單片機(jī)與 Flash 的連接部分所示。

本設(shè)計(jì)中是使用通用 I/O 來(lái)擴(kuò)展 ATmega64 單片機(jī)的尋址空間的。ATmega64 單片機(jī)的總尋址空間為 64 KB，但片內(nèi) 4 KB 的 SRAM 及各種寄存器占用了前面的部分尋址空間，故其片外存儲(chǔ)器尋址空間是 0x1100~0xFFFF。因此將 Flash 的低 15 位地址直接接到 ATmega64 單片機(jī)的低 15 位地址總線上，其余 6 位高位地址用單片機(jī)的通用 I/O 進(jìn)行選擇。尋址時(shí)單片機(jī)的專用地址口只輸出 0x8000～0xFFFF 的地址數(shù)據(jù)，與通用 I/O 輸出的地址組合后給出 Flash 的讀寫(xiě)地址。

通過(guò)以上對(duì) ATmega64 單片機(jī)尋址空間的擴(kuò)展方法，可以實(shí)現(xiàn) ATmega64 單片機(jī)對(duì)合適的 Flash 存儲(chǔ)器的尋址操作，從而解決了大容量 FPGA 配置數(shù)據(jù)的存儲(chǔ)和讀取問(wèn)題。

2.2.3 用 ATmega64 實(shí)現(xiàn) FPGA 的 SELECTMAP 加載

Xilinx 公司的 Spartan3 系列 FPGA 加載方式分為 5 種： Master Serial、Slave Serial、Master Parallel、Slave Parallel、JTAG。

按照 FPGA 是否控制加載過(guò)程，加載方式可分為 Master 方式和 Slave 方式;按照加載數(shù)據(jù)時(shí)的數(shù)據(jù)位寬，可分為 Serial 方式和 Parallel 方式。用于加載的引腳主要有： PROG_B，CCLK，RDWR_B，DONE，INIT_B，CS_B，BUSY，D［0～7］，M［0～2］，HSWAP 和 JTAG 接口（TDI、 TMS、TCK、TDO）。加載過(guò)程大體分為 3 個(gè)步驟：配置的建立、配置數(shù)據(jù)的加載和加載完成。

SELECTMAP 即 Slave Parallel 方式，是由外部控制器控制 FPGA 的加載過(guò)程，并以 8 位數(shù)據(jù)的形式向 FPGA 寫(xiě)入加載數(shù)據(jù)的加載方法。圖 2 中 FPGA 與 ATmega64 的連接部分為 ATmega64 單片機(jī)采用 SELECTMAP 方式對(duì) FPGA 進(jìn)行加載的硬件連接框圖，具體實(shí)現(xiàn)過(guò)程如下：

ATmega64 通過(guò)將 FPGA 的 PROG_B、CS_B 和 RDWR_B 引腳置低來(lái)開(kāi)啟加載過(guò)程，F(xiàn)PGA 在 PROG_B 置低后開(kāi)始清除內(nèi)部配置 RAM，并將 INIT_B 腳置低。PROG_B 重新置 1 后，在 INIT_B 由低變高的上升沿，F(xiàn)PGA 采樣 M［0～2］引腳獲取配置方式信息。 ATmega64 監(jiān)視 FPGA 的 INIT_B 腳，當(dāng) INIT_B 腳由低變高時(shí)，說(shuō)明 FPGA 已經(jīng)完成了內(nèi)部配置 RAM 的清除工作，并準(zhǔn)備好接收配置數(shù)據(jù)。在 ATmega64 給出的 CCLK 配置時(shí)鐘的上升沿，配置數(shù)據(jù) D［0～7］寫(xiě)入配置 RAM。當(dāng) FPGA 接收完所有的配置數(shù)據(jù)后，DONE 引腳被 FPGA 置為高電平。ATmega64 可以通過(guò)監(jiān)視 DONE 引腳來(lái)判斷 FPGA 是否加載完成。對(duì)于 Spartan3 系列的 FPGA，如果配置 FPGA 的 CCLK 的頻率高于 50 MHz，則外部控制器還需要監(jiān)視 FPGA 的 BUSY 引腳。當(dāng) BUSY 腳為高時(shí)，說(shuō)明 FPGA 還未完成上一個(gè)配置數(shù)據(jù)的處理，此時(shí)外部控制器需要繼續(xù)保持上一個(gè)配置數(shù)據(jù)在 D［0～7］引腳，直至 BUSY 引腳回到低電平。對(duì)于本設(shè)計(jì)的應(yīng)用，ATmega64 給出的配置時(shí)鐘頻率遠(yuǎn)低于 50 MHz，不必考慮 BUSY 引腳的控制作用。

3 軟件設(shè)計(jì)

3.1 主控計(jì)算機(jī)的軟件設(shè)計(jì)

主控制計(jì)算機(jī)的軟件運(yùn)行狀態(tài)應(yīng)該分為兩種：一是平時(shí)的查詢控制狀態(tài)，用來(lái)查詢和控制系統(tǒng)中各個(gè)節(jié)點(diǎn)的工作狀態(tài);二是系統(tǒng)的升級(jí)狀態(tài)，用來(lái)執(zhí)行對(duì)各個(gè)子節(jié)點(diǎn)的升級(jí)控制。如圖 4 所示，這兩種狀態(tài)是可以相互轉(zhuǎn)換的。

軟件的查詢控制狀態(tài)，是由系統(tǒng)所要實(shí)現(xiàn)的主要功能決定的，不屬于本文所討論的范疇。在系統(tǒng)的升級(jí)狀態(tài)，主控計(jì)算機(jī)先要通過(guò)以太網(wǎng)獲得系統(tǒng)各個(gè)節(jié)點(diǎn)的遠(yuǎn)程升級(jí)數(shù)據(jù)，待全部升級(jí)數(shù)據(jù)接收完成后，向系統(tǒng)的一個(gè)節(jié)點(diǎn)發(fā)送升級(jí)指令。節(jié)點(diǎn)響應(yīng)并建立起通信連接后，將該節(jié)點(diǎn)的升級(jí)數(shù)據(jù)全部發(fā)送到該節(jié)點(diǎn)。接下來(lái)，主控計(jì)算機(jī)判斷上一個(gè)節(jié)點(diǎn)是否為最后一個(gè)需要升級(jí)的節(jié)點(diǎn)，如果不是，則繼續(xù)進(jìn)行下一個(gè)節(jié)點(diǎn)升級(jí)數(shù)據(jù)的傳輸。系統(tǒng)所有的節(jié)點(diǎn)升級(jí)完成后，等待外部輸入的控制命令。例如，讓整個(gè)系統(tǒng)重新啟動(dòng)，加載新的數(shù)據(jù);或暫時(shí)不重新啟動(dòng)而返回查詢控制狀態(tài)。軟件流程如圖 5 所示。

3.2 子節(jié)點(diǎn)的軟件設(shè)計(jì)

對(duì)于子節(jié)點(diǎn)的軟件設(shè)計(jì)，與主控計(jì)算機(jī)一樣，也分為平時(shí)的查詢控制狀態(tài)和系統(tǒng)升級(jí)狀態(tài)，并且它們之間也能夠與主控計(jì)算機(jī)一起相互轉(zhuǎn)換;但 ATmega64 單片機(jī)還要承擔(dān)對(duì) FPGA 的加載任務(wù)。開(kāi)機(jī)運(yùn)行后，ATmega64 單片機(jī)先加載子節(jié)點(diǎn) FPGA，使子節(jié)點(diǎn)能夠正常工作。子節(jié)點(diǎn)正常工作后，監(jiān)視 RS485 總線并判斷有無(wú)對(duì)本節(jié)點(diǎn)的通信。當(dāng)主控計(jì)算機(jī)要求與本節(jié)點(diǎn)建立通信連接時(shí)，發(fā)送反饋信息，與其建立通信連接。子節(jié)點(diǎn)根據(jù)主控計(jì)算機(jī)發(fā)送的命令，進(jìn)入查詢控制模式或者遠(yuǎn)程升級(jí)模式。進(jìn)入遠(yuǎn)程升級(jí)模式后，子節(jié)點(diǎn)接收主控計(jì)算機(jī)發(fā)來(lái)的遠(yuǎn)程升級(jí)數(shù)據(jù)，升級(jí)數(shù)據(jù)經(jīng)過(guò)校驗(yàn)后寫(xiě)入 Flash。升級(jí)完成后繼續(xù)等待主控計(jì)算機(jī)的命令，重新啟動(dòng)或繼續(xù)運(yùn)行。其具體的軟件設(shè)計(jì)流程如圖 6 所示。

結(jié)語(yǔ)

FPGA 既繼承了 ASIC 的大規(guī)模、高集成度、高可靠性的優(yōu)點(diǎn)，又克服了普通 ASIC 周期長(zhǎng)、投資大、靈活性差的缺點(diǎn)，逐步成為許多系統(tǒng)實(shí)現(xiàn)的理想選擇。特別是隨著 FPGA 容量和性能的提升，加上其獨(dú)特的硬件升級(jí)能力，其應(yīng)用范圍越來(lái)越廣。本文所提出的對(duì)大容量 FPGA 構(gòu)成的多節(jié)點(diǎn)系統(tǒng)的遠(yuǎn)程升級(jí)方法，系統(tǒng)構(gòu)成簡(jiǎn)單、技術(shù)成熟，而且具有明顯的成本優(yōu)勢(shì)。