摘 要： 針對地震勘探的需求，設(shè)計(jì)了一種通用、可靠的長距離無線遠(yuǎn)程遙控爆炸系統(tǒng)。該系統(tǒng)基于FPGA+STM32架構(gòu)，不僅效率高、功耗低、體積小，并具有很強(qiáng)的系統(tǒng)穩(wěn)定性。系統(tǒng)收發(fā)數(shù)據(jù)時(shí)，首先對數(shù)據(jù)進(jìn)行卷積編碼、Viterbi譯碼，能夠有效地降低系統(tǒng)的誤碼率。利用現(xiàn)場可編程門陣列（Field Programmable Gate Array，F(xiàn)PGA）作為主控制器，系統(tǒng)能夠有效地處理數(shù)據(jù)，實(shí)現(xiàn)了遠(yuǎn)距離可靠引爆、控制和采集。

0 引言

隨著無線通信技術(shù)的進(jìn)步，在各個(gè)領(lǐng)域中對于無線觸發(fā)和控制技術(shù)的需求在逐步提高。在某些特定領(lǐng)域，不能采用“檢錯(cuò)-重傳”機(jī)制[1]，例如在陸地地震勘探工作中，無線控制下爆炸機(jī)的同步激發(fā)將直接關(guān)系到地層反射回波接收時(shí)刻的準(zhǔn)確性和地震資料的質(zhì)量，同時(shí)數(shù)據(jù)傳輸中的可靠性將不僅涉及炸藥等物質(zhì)的浪費(fèi)，更涉及人身安全。

現(xiàn)有的無線觸發(fā)控制系統(tǒng)中，往往使用單片機(jī)、DSP等作為遙控系統(tǒng)的控制單元。但是由于其自身工作特點(diǎn)，往往對于精確的定時(shí)控制以及并行處理能力上比FPGA弱。FPGA適用于時(shí)序、組合等各種邏輯電路的應(yīng)用場合，其內(nèi)部時(shí)鐘延遲可達(dá)納秒級，具有速度快、集成度高、可靠性高等優(yōu)點(diǎn)[2]。

為此，本文基于FPGA設(shè)計(jì)了一種新型的無線觸發(fā)控制系統(tǒng)，實(shí)現(xiàn)了數(shù)據(jù)的高可靠和同步傳輸。本文無線遠(yuǎn)程遙控爆炸系統(tǒng)主要由編碼器、譯碼器、無線收發(fā)電臺和高壓起爆模塊4部分組成。在對編碼器、譯碼器同步校準(zhǔn)后，對待發(fā)送數(shù)據(jù)進(jìn)行卷積編碼、Viterbi譯碼，并加入Barker碼來實(shí)現(xiàn)幀的同步，并使用兩條互為備份的數(shù)據(jù)傳送通道同時(shí)發(fā)送數(shù)據(jù)。本文設(shè)計(jì)的無線觸發(fā)采集系統(tǒng)，即使某一數(shù)據(jù)通道出現(xiàn)少量錯(cuò)碼，系統(tǒng)仍能有效地恢復(fù)出數(shù)據(jù)，并進(jìn)行可靠的數(shù)據(jù)傳輸。

1 無線遠(yuǎn)程遙控爆炸系統(tǒng)簡介

無線遠(yuǎn)程遙控爆炸系統(tǒng)包括編碼器、譯碼器（編碼器、譯碼器硬件完全相同，只是配置邏輯不同）、高壓起爆裝置和無線通信電臺，其主要功能是控制震源激發(fā)和控制數(shù)據(jù)采集的啟動(dòng)并保證震源激發(fā)和數(shù)據(jù)采集啟動(dòng)同步[3]。如圖1所示，編碼器作為采集系統(tǒng)與譯碼器之間的橋梁，進(jìn)行發(fā)送、接收數(shù)據(jù)。

譯碼器接收編碼器發(fā)來的命令，控制高壓起爆裝置，并將采集數(shù)據(jù)發(fā)送至編碼器。高壓起爆裝置在譯碼器控制下產(chǎn)生高壓，引爆雷管。無線通信電臺采用互為備份的雙通道通信連接編碼器和譯碼器。此系統(tǒng)無線傳送速率主要取決于無線收發(fā)電臺。目前系統(tǒng)近距離傳輸速率能達(dá)到48.59 Mb/s。

為了改進(jìn)接收信號質(zhì)量，本系統(tǒng)引入信道編碼的方法來改善信道質(zhì)量，具體如圖2所示。發(fā)送端對數(shù)據(jù)進(jìn)行組幀、并串轉(zhuǎn)換、卷積編碼、加入同步幀信息后，把數(shù)據(jù)發(fā)送至無線通信電臺進(jìn)行調(diào)制。接收端的無線通信電臺對信號進(jìn)行解調(diào)后發(fā)送數(shù)據(jù)至接收端的FPGA。接收端的FPGA檢測到幀同步信息后對接下來的數(shù)據(jù)保存，并進(jìn)行Viterbi譯碼。FPGA對雙通道的數(shù)據(jù)進(jìn)行冗余校驗(yàn)，并選擇正確的數(shù)據(jù)執(zhí)行相關(guān)操作。

2 系統(tǒng)硬件的實(shí)現(xiàn)

系統(tǒng)硬件部分包括兩部分，一部分是編碼器/譯碼器基本單元，另一部分是高壓起爆單元。本文重點(diǎn)介紹編碼器/譯碼器基本單元。如圖3所示，編碼器/譯碼器基本單元主要以FPGA為核心，F(xiàn)PGA選用Altera的EP4CGX30F23I7，主要用來完成對數(shù)據(jù)的編解碼和對信號的控制。ADS1282為基于△-∑技術(shù)的32位高精度低功耗模數(shù)轉(zhuǎn)換芯片，其主要功能是將檢波器的模擬電平信號轉(zhuǎn)換為數(shù)字信號，并將數(shù)據(jù)送至FPGA進(jìn)行相關(guān)數(shù)據(jù)處理。

DAC1282為TEXAS的一款全集成數(shù)模轉(zhuǎn)換器，此轉(zhuǎn)換器可提供低失真、數(shù)字合成電壓輸出，主要用來將數(shù)字信號轉(zhuǎn)換為模擬信號并通過電纜發(fā)送至上位機(jī)。

STM32F407作為無線遠(yuǎn)程遙控爆炸系統(tǒng)板上的備用主控芯片，當(dāng)FPGA不能正常工作時(shí)，隨時(shí)可以替代FPGA讓整個(gè)系統(tǒng)繼續(xù)正常工作。STM32F407ZG系列是基于高性能的ARMCortexTM-M4F的32位RISC內(nèi)核，工作頻率高達(dá)168 MHz[4]。

高壓板主要由12 V轉(zhuǎn)400 V隔離電源、光耦和水泥電阻等組成，與FPGA連接的信號如圖4所示，CHARGE_EN信號為充電信號。

FPGA將CHARGE_EN信號電平拉高時(shí)，高壓板對450 V、100 μF的電容充電。TB_TTL信號電平被FPGA拉高時(shí)，高壓板執(zhí)行點(diǎn)火命令，引爆雷管。FIRE_CONTROL信號電平被FPGA拉高時(shí)，高壓板將雷管接通至大電容放電回路。HV_READY信號由高壓板控制，當(dāng)充電完成，高壓板將此信號拉低。SH_ON信號電平被FPGA拉高時(shí)，高壓板上的電源芯片正常工作，否則進(jìn)入休眠狀態(tài)，減少功耗。

當(dāng)雷管被引爆時(shí)，CTB信號被拉低。TB_ACT信號為TB_TTL的反饋信號，當(dāng)高壓板接收到TB_TTL信號時(shí)，將TB_ACT信號拉低送至FPGA。由以上信號按順序執(zhí)行才能完成正常的引爆操作，否則不能正常進(jìn)行，由此提高了系統(tǒng)的安全性。

3 系統(tǒng)同步的實(shí)現(xiàn)

無線觸發(fā)控制系統(tǒng)主要延遲包括激發(fā)延遲、傳輸延遲、處理延遲。同步誤差越大，地層深度偏差也就越大[5]。無線觸發(fā)控制系統(tǒng)具體同步時(shí)序如圖5所示。整個(gè)時(shí)序圖包括三部分：數(shù)據(jù)采集系統(tǒng)、編碼器、譯碼器。編碼器與采集系統(tǒng)之間以遙控起爆線、鐘時(shí)斷線、參考脈沖線、模擬信號線4條信號線相連。點(diǎn)火線用來連接編碼器和譯碼器（時(shí)間校準(zhǔn)時(shí)才連接）。具體工作流程為：

（1）數(shù)據(jù)采集系統(tǒng)發(fā)出點(diǎn)火命令至編碼器，編碼器在接收到點(diǎn)火命令后，延遲1 s，發(fā)送TB命令（即鐘時(shí)斷信號）至數(shù)據(jù)采集系統(tǒng)開始采集數(shù)據(jù)。

（2）編碼器在接收到系統(tǒng)發(fā)來的點(diǎn)火命令時(shí)，經(jīng)過時(shí)間t（t由編碼器、譯碼器間的傳輸延遲決定，t小于1 s）發(fā)送起爆命令至譯碼器進(jìn)行起爆。點(diǎn)火脈沖是譯碼器執(zhí)行引爆雷管時(shí)發(fā)出的脈沖。務(wù)必使鐘時(shí)斷信號與點(diǎn)火信號對齊，這樣才能保證整個(gè)系統(tǒng)的同步。

（3）編碼器以鐘時(shí)斷脈沖為基準(zhǔn)計(jì)時(shí)，1.75 s后在參考脈沖線上發(fā)出參考譯碼器鐘時(shí)斷信號，再經(jīng)250 ms發(fā)出參考驗(yàn)證時(shí)斷信號，再經(jīng)250 ms發(fā)出參考井口信號標(biāo)識。

（4）譯碼器以點(diǎn)火脈沖為基準(zhǔn)，經(jīng)1.75 s發(fā)出譯碼器鐘時(shí)斷信號。以雷管實(shí)際引爆時(shí)刻為基準(zhǔn)，經(jīng)2 s發(fā)出驗(yàn)證時(shí)斷信號，再經(jīng)250 ms發(fā)出井口采集數(shù)據(jù)。編碼器接收到譯碼器發(fā)來的數(shù)據(jù)，將信號轉(zhuǎn)換成模擬信號，發(fā)送至模擬信號線上。通過參考譯碼器鐘時(shí)斷信號與譯碼器鐘時(shí)斷信號對比，可反映出鐘時(shí)斷信號與點(diǎn)火信號之間的時(shí)差。通過參考驗(yàn)證時(shí)斷信號與驗(yàn)證時(shí)斷信號，可反映出雷管通電后經(jīng)多久才能引爆。

本系統(tǒng)采用50 MHz時(shí)鐘作為EP4CGX30F23I7N的主時(shí)鐘，保證計(jì)數(shù)器計(jì)數(shù)誤差在20 ns內(nèi)。遙爆系統(tǒng)工作之前需進(jìn)行校準(zhǔn)，即把編碼器與譯碼器通過點(diǎn)火信號連接到一起，進(jìn)行模擬起爆。由于無線電波傳播速度為3×108 m/s，數(shù)據(jù)在空中傳輸?shù)难舆t相比于其他延遲可以忽略不計(jì)。
編碼器準(zhǔn)備好待發(fā)送數(shù)據(jù)，計(jì)數(shù)器開始計(jì)時(shí)，至接收到譯碼器通過點(diǎn)火信號線發(fā)出的點(diǎn)火脈沖結(jié)束，通過計(jì)數(shù)器計(jì)數(shù)的值計(jì)算出耗時(shí)作為時(shí)間補(bǔ)償Dt。編碼器接收到起爆命令時(shí)，需經(jīng)（1 s-Dt）發(fā)送點(diǎn)火命令至譯碼器，這樣才能保證引爆雷管與數(shù)據(jù)采集系統(tǒng)同步。編碼器工作時(shí)，需將參考脈沖信號線上的信號延遲Dt，這樣，整個(gè)采集系統(tǒng)完全做到了同步。上述補(bǔ)償時(shí)間的計(jì)算及校準(zhǔn)由系統(tǒng)自動(dòng)完成。

4 系統(tǒng)測試

4．1 模塊測試

整個(gè)系統(tǒng)已搭建完成，并在實(shí)驗(yàn)室內(nèi)進(jìn)行測試。測試時(shí)，將編碼器與無線模塊連接到一起，譯碼器與無線模塊連接到一起。無線遙爆觸發(fā)系統(tǒng)采用12 V的直流電源供電。圖6顯示了測試中利用SignalTap Ⅱ截取經(jīng)卷積編碼后輸出的部分信號波形。其中x為串行輸入數(shù)據(jù)，yt為卷積編碼后輸出的數(shù)據(jù)。數(shù)據(jù)經(jīng)無線發(fā)送后，經(jīng)Viterbi譯碼，仿真圖形如圖7所示，編碼器發(fā)送的數(shù)據(jù)為208 bit，data_out為譯碼輸出的部分?jǐn)?shù)據(jù)，譯碼數(shù)據(jù)與發(fā)送端的高低位順序相反。由于數(shù)據(jù)經(jīng)發(fā)送后，高低位互換，圖上只截取了經(jīng)Viterbi譯碼后的高27位的譯碼結(jié)果。

4．2 系統(tǒng)整體測試

首先，進(jìn)行系統(tǒng)校準(zhǔn)。將點(diǎn)火信號線連接好后，進(jìn)行模擬起爆，系統(tǒng)自動(dòng)進(jìn)行校準(zhǔn)，經(jīng)多次測試，時(shí)間補(bǔ)償Dt為132.084 1 ms，圖8為示波器捕捉到的鐘時(shí)斷信號與點(diǎn)火信號線上的脈沖輸出，經(jīng)多次測量，鐘時(shí)斷脈沖與點(diǎn)火脈沖時(shí)間誤差在1 ms以內(nèi)，很好地完成了同步。其次，在對高壓模塊進(jìn)行測試時(shí)，高壓模塊在譯碼器的控制下，在1 s內(nèi)將12 V直流電壓提升至402 V，以2 ?贅的水泥電阻模擬雷管爆炸，電路正常工作，沒有出現(xiàn)問題，達(dá)到設(shè)計(jì)指標(biāo)要求。安全放電回路采用10 k?贅?biāo)嚯娮枧c450 V、100 F電容構(gòu)成RC回路，放點(diǎn)達(dá)到標(biāo)準(zhǔn)要求。

5 結(jié)論

在無線遙控爆炸觸發(fā)系統(tǒng)設(shè)計(jì)中，采用了基于卷積編碼、Viterbi譯碼的編碼和互為備份的雙通道傳輸方案，利用了FPGA內(nèi)豐富的邏輯資源以及存儲資源，實(shí)現(xiàn)了數(shù)據(jù)的遠(yuǎn)距離同步可靠傳輸。加入備份數(shù)據(jù)通道后，通過FPGA內(nèi)部邏輯控制，在硬件上實(shí)現(xiàn)了對兩路數(shù)據(jù)的實(shí)時(shí)校驗(yàn)及自動(dòng)判選，提高了系統(tǒng)的穩(wěn)定性和可靠性。

相比于“備份-重傳”等機(jī)制[6]，該方法實(shí)現(xiàn)簡單、實(shí)時(shí)性好，即使某一通道不能正常工作，系統(tǒng)仍能正常進(jìn)行。目前，該無線遙控方案已通過實(shí)驗(yàn)室聯(lián)調(diào)。本文提出的互為備份的雙通道編解碼、數(shù)據(jù)冗余傳輸機(jī)制，亦可應(yīng)用于其他相關(guān)無線傳輸領(lǐng)域，以提高遠(yuǎn)距離數(shù)據(jù)傳輸?shù)目煽啃院头€(wěn)定性。

參考文獻(xiàn)

[1] Zhang Sifeng， Zhang Keli， Cao Ping ，et al. Design and realization of remote synchronous data transmission system based on distributed architecture of serial concurrent bus[C]. 9th International Conference on Electronic Measurement & Instruments， Beijing， China： [s.n.]， 2009，3：358-362.

[2] 潘軼群，佟剛．基于FPGA的B碼同步信號源的設(shè)計(jì)[J]．微型機(jī)與應(yīng)用，2013，32（8）：61-63.

[3] 李科．地震勘探遙控爆炸機(jī)同步系統(tǒng)關(guān)鍵技術(shù)研究[D]．吉林：吉林大學(xué)，2009，2-3.

[4] STM32F405xx and STM32F407xx advanced ARM-based 32-bit MCUs Reference manual[S]. STMicroelectronics，2011.

[5] 秦明輝.Shot Pro和Boom Box系統(tǒng)控制時(shí)序分析[J].物探裝備，2006，16（3）：190-194，197.

[6] 王東旅，楊俊峰，程宏才，等．地震數(shù)據(jù)采集系統(tǒng)中的數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)[J]．?dāng)?shù)據(jù)采集與處理，2011，26（4）：494－498．

編輯：jq