FPGA管腳的調(diào)整

隨著 FPGA 的不斷開發(fā)，其功能越來越強大，也給其布線帶來了很大的便捷性—管腳的調(diào)整。

對于密集的板卡，走線時可以不再繞來繞去，而是根據(jù)走線的順序進行信號的調(diào)整，然后通過軟件編程來校正信號的通信就可以了。在調(diào)整 FPGA 管腳之前必須熟悉幾點注意事項。

FPGA 管腳調(diào)整的注意事項

（1）如圖 12-1 所示，當存在 VRN/VRP 管腳連接上 / 下拉電阻時，不可以調(diào)，VRN/VRP 管腳提供一個參考電壓供 DCI 內(nèi)部電路使用，DCI 內(nèi)部電路依據(jù)此參考電壓調(diào)整 I/O 輸出阻抗與外部參考電阻 R 匹配。

（2）一般情況下，相同電壓的 Bank 之間是可以互調(diào)的，但部分客戶會要求在 Bank 內(nèi)調(diào)整，所以調(diào)整之前要跟客戶商量好，以免做無用功。

（3）做差分時，“P”“N”分別對應正、負，不可相互之間調(diào)整。

（4）全局時鐘要放在全局時鐘管腳的 P 端口，不可以隨便調(diào)整。

FPGA 管腳的調(diào)整技巧

（1）為了方便識別哪些 Bank 之間可以互調(diào)，必須先對 FPGA 各個 Bank 進行區(qū)分。在原理圖編輯界面中，執(zhí)行圖標命令“交叉探針”，單擊某個 FPGA 的某個 Bank，直接跳轉(zhuǎn)到 PCB 中相對應的 Bank 管腳高亮，這時可以在某一機械層添加標注，進行標記，如圖 12-2 所示。

（2）按照相同的操作方法可以把調(diào)整 Bank 在 PCB 中進行標記，如圖 12-3 所示。

（3）完成上述步驟之后，就可以按照正常的 BGA 出線方式把所有的信號腳進行引出，并按照走線順序?qū)优帕?，但非連接上，如圖 12-4 所示，飛線是交叉的，但是不直接連上。最后保存好所有文檔。

（4）在 PCB 設(shè)計交互界面中，執(zhí)行菜單命令“工程 - 元器件關(guān)聯(lián)”，進行元件匹配，將左邊元件全部匹配到右邊窗口，單擊“執(zhí)行更新”按鈕，執(zhí)行更新，如圖 12-5 所示。

（5）執(zhí)行菜單命令“工具 - 管腳 / 部件交換 - 配置”，定義和使能可調(diào)換管腳元件，如果彈出警告，須重新返回第（4）步進行操作，或者執(zhí)行從原理圖導入 PCB 的操作，使原理圖和 PCB 完全對應上之后再按照此步驟進行操作，否則會彈出如圖 12-6 所示的警告信息。

（6）找到 FPGA 對應的元件位號，勾選使能狀態(tài)，雙擊該元件，對該元件的可以調(diào)換的 I/O 屬性管腳創(chuàng)建 Group 操作，單擊“OK”按鈕，設(shè)置完畢，如圖 12-7 所示。

（7）執(zhí)行菜單命令“工具 - 管腳 / 部件交換 - 交互式管腳 / 網(wǎng)絡(luò)交換”，單擊之前對接的信號走線，進行線序調(diào)換。注意：“Project”工程文件一定要保存一下，再操作。

執(zhí)行完上述步驟之后，PCB 管腳調(diào)換的工作就完成了，具體效果如圖 12-8 所示。

（8）PCB 執(zhí)行調(diào)換更改之后，需要把網(wǎng)絡(luò)交互反導入原理圖，如圖 12-9 所示，執(zhí)行菜單命令“工程 - 工程選項”，勾選反導入選項“改變原理圖管腳”。

（9）在 PCB 設(shè)計交互界面中，執(zhí)行“Update Schematic in Project”命令，按照之前原理圖導入 PCB 那樣的方法，完成 PCB 導入原理圖。

因為有些原理圖繪制的方式或格式錯誤，執(zhí)行反標可能不完全或殘缺，建議反標之后利用正導入方式核對一遍或者直接手工方式繪制管腳更換表，再一一進行比對更改。