萊迪思的研發(fā)工程師幾年前就開始著手FPGA開發(fā)工藝的創(chuàng)新，旨在為客戶提供具備上述特性的硬件平臺(tái)。最終萊迪思成為業(yè)界首個(gè)支持28 nm全耗盡型絕緣體上硅（FD-SOI）工藝的低功耗FPGA供應(yīng)商。該工藝由三星研發(fā)，與如今大多數(shù)半導(dǎo)體芯片采用的bulk CMOS工藝有些類似，但優(yōu)勢(shì)更為顯著，能在顯著降低器件尺寸和功耗的同時(shí)，大幅提升性能和穩(wěn)定性。

除了支持全新的制造平臺(tái)，萊迪思還依托其低功耗、小尺寸FPGA領(lǐng)先開發(fā)商的行業(yè)經(jīng)驗(yàn)，在系統(tǒng)設(shè)計(jì)的各個(gè)層面（從完善的系統(tǒng)解決方案到FPGA架構(gòu)，再到電路）取得創(chuàng)新，進(jìn)一步降低功耗，減小FPGA尺寸，同時(shí)提升系統(tǒng)性能。全新的制造工藝與多個(gè)層面的創(chuàng)新催生了萊迪思Nexus? FPGA開發(fā)平臺(tái)。

萊迪思Nexus重新定義低功耗FPGA

FD-SOI工藝讓萊迪思的工程師能夠開發(fā)全新電路設(shè)計(jì)，充分發(fā)揮該工藝的固有優(yōu)勢(shì)。其優(yōu)勢(shì)之一就是FD-SOI支持可編程基體偏壓（body bias），這是一種位于晶體管基體上的塊電阻，能讓開發(fā)人員在晶體管運(yùn)行期間進(jìn)行動(dòng)態(tài)調(diào)節(jié)。萊迪思的研發(fā)團(tuán)隊(duì)發(fā)明的可編程基體偏壓，能夠根據(jù)設(shè)計(jì)的功耗和散熱管理需要，讓器件以高性能模式或低功耗模式運(yùn)行。只需通過軟件開關(guān)即可控制運(yùn)行模式。開發(fā)人員通過對(duì)基體偏壓進(jìn)行編程實(shí)現(xiàn)高性能或低功耗之間的切換，可以優(yōu)化 FPGA 的功耗/性能，更好地滿足應(yīng)用的功耗和散熱管理需求。這不僅有助于降低電池供電的網(wǎng)絡(luò)邊緣設(shè)備的功耗，還能降低工業(yè)和數(shù)據(jù)中心等應(yīng)用的電力成本。根據(jù)萊迪思估算，基于Nexus平臺(tái)的FPGA的功耗將比同類競(jìng)品最多減少75%。

圖1：可編程基體偏壓讓使用萊迪思FPGA的開發(fā)人員能夠密切控制電路的泄電流，同時(shí)對(duì)器件進(jìn)行微調(diào)，實(shí)現(xiàn)低功耗或高性能模式。

萊迪思Nexus加速AI處理性能

為了支持AI等網(wǎng)絡(luò)邊緣新興技術(shù)，設(shè)備的開發(fā)人員需要讓系統(tǒng)更加智能。他們的做法是為系統(tǒng)集成更多智能功能，從而讓設(shè)備在網(wǎng)絡(luò)邊緣端執(zhí)行實(shí)時(shí)數(shù)據(jù)處理和分析。然而AI的設(shè)計(jì)人員面臨諸多挑戰(zhàn)。AI推理算法需要大量計(jì)算，還要求具備大型存儲(chǔ)模塊在本地存儲(chǔ)數(shù)值用于計(jì)算。以前AI解決方案的開發(fā)人員需要高水平的DSP來實(shí)現(xiàn)算法時(shí)，他們往往選擇外部資源，如系統(tǒng)中或者云端的另一個(gè)處理器。然而在片外執(zhí)行AI計(jì)算會(huì)導(dǎo)致數(shù)據(jù)延遲，此外將客戶數(shù)據(jù)發(fā)送到云端還會(huì)引發(fā)數(shù)據(jù)隱私問題和安全隱患。

有了Nexus FPGA技術(shù)平臺(tái)，萊迪思可以通過集成更大的RAM和優(yōu)化的DSP模塊在本地存儲(chǔ)數(shù)據(jù)和執(zhí)行計(jì)算解決延遲問題。Nexus FPGA比之前的萊迪思FPGA性能提升了一倍（同時(shí)功耗降低一半），因此開發(fā)人員可以在網(wǎng)絡(luò)邊緣實(shí)現(xiàn)AI推理算法。網(wǎng)絡(luò)邊緣AI推理的潛在應(yīng)用包括自動(dòng)工業(yè)機(jī)器人、ADAS系統(tǒng)、安防攝像頭和智能門鈴等。

萊迪思Nexus FPGA提供高穩(wěn)定性

通常的半導(dǎo)體器件由于高能粒子（如宇宙射線和α粒子）撞擊晶體管，性能會(huì)受到損害；這一現(xiàn)象被稱為軟錯(cuò)誤。從軟錯(cuò)誤中恢復(fù)需要重置FPGA，這對(duì)于那些不允許系統(tǒng)中斷哪怕幾毫秒的關(guān)鍵應(yīng)用而言，顯然不適用。為了解決這一難題，采用bulk CMOS工藝開發(fā)的器件通常會(huì)使用一些功能來校正軟錯(cuò)誤，例如片上軟錯(cuò)誤校正（SEC）和錯(cuò)誤代碼校正（ECC）模塊。萊迪思基于Nexus平臺(tái)的FPGA不僅支持以上功能，還擁有一層極薄的氧化物（得益于FD-SOI工藝）保護(hù)FPGA中的晶體管，防止高能粒子對(duì)基底產(chǎn)生影響。因此基于萊迪思Nexus技術(shù)平臺(tái)開發(fā)的FPGA與同類FPGA產(chǎn)品相比，軟錯(cuò)誤率可降低100多倍。由此帶來穩(wěn)定性的大幅提升，對(duì)于任何應(yīng)用而言都不失為理想之選，尤其是汽車和工業(yè)領(lǐng)域的一些關(guān)鍵應(yīng)用，其器件故障可能導(dǎo)致重大人員傷害和財(cái)產(chǎn)損失。

小尺寸不在話下

萊迪思Nexus技術(shù)平臺(tái)還能滿足網(wǎng)絡(luò)邊緣設(shè)備不斷精簡(jiǎn)尺寸的需求。許多FPGA廠商都在設(shè)計(jì)產(chǎn)品用于數(shù)據(jù)中心（云端）的數(shù)據(jù)分析應(yīng)用，它們的架構(gòu)很大，不適用于邏輯單元的數(shù)量較少的小型FPGA。萊迪思則專注開發(fā)小型、低功耗的FPGA，創(chuàng)造了緊湊的FPGA架構(gòu)，其器件的物理尺寸比相似邏輯密度的FPGA競(jìng)品小十倍之多。

萊迪思Nexus技術(shù)平臺(tái)提供完善的系統(tǒng)解決方案

除了Nexus技術(shù)平臺(tái)上晶體管結(jié)構(gòu)的創(chuàng)新之外，萊迪思還研究了設(shè)計(jì)過程中更高層次的抽象設(shè)計(jì)，以了解如何幫助客戶在其應(yīng)用設(shè)計(jì)中快速輕松地應(yīng)用Nexus FPGA。萊迪思已經(jīng)創(chuàng)建或購買并驗(yàn)證了易于使用、直觀的設(shè)計(jì)軟件、預(yù)先設(shè)計(jì)的軟IP模塊、評(píng)估板、套件以及完整的參考設(shè)計(jì)等資源，從而實(shí)現(xiàn)萊迪思目標(biāo)市場(chǎng)（通信、計(jì)算、工業(yè)、汽車和消費(fèi)電子）的各類常見應(yīng)用，包括傳感器聚合、傳感器橋接和圖像處理。

圖2：萊迪思為嵌入式視覺市場(chǎng)提供完整的參考設(shè)計(jì)，讓開發(fā)人員快速輕松地讓新產(chǎn)品或現(xiàn)有產(chǎn)品設(shè)計(jì)支持流行的應(yīng)用。

讓我們進(jìn)一步了解圖2中的傳感器聚合演示，看看這類演示如何幫助客戶快速將產(chǎn)品推向市場(chǎng)。該演示主要用于嵌入式視覺系統(tǒng)，可以從多達(dá)四個(gè)源獲取視頻數(shù)據(jù)流，將它們合并為一個(gè)數(shù)據(jù)流，然后通過高速 MIPI D-PHY將其發(fā)送到顯示器或處理器以進(jìn)行后續(xù)處理。該演示的潛在應(yīng)用包括高級(jí)駕駛輔助系統(tǒng)（ADAS）。在此應(yīng)用中開發(fā)人員需要從多個(gè)攝像頭和/或雷達(dá)傳感器收集、匯總數(shù)據(jù)，然后將其發(fā)送給處理器實(shí)時(shí)做出決策，保障安全。由于無須將多個(gè)傳感器連接到汽車應(yīng)用處理器（AP），開發(fā)人員可以簡(jiǎn)化系統(tǒng)PCB上的走線，節(jié)省寶貴的AP I/O端口，從而降低系統(tǒng)成本，減小總體尺寸。

在軟件方面，萊迪思Nexus平臺(tái)上的FPGA可搭配設(shè)計(jì)軟件和萊迪思精選的預(yù)驗(yàn)證IP庫來實(shí)現(xiàn)該平臺(tái)擬支持的各類應(yīng)用。

推出首款基于萊迪思Nexus的FPGA：CrossLink-NX

CrossLink-NX? 作為采用萊迪思 Nexus 技術(shù)平臺(tái)開發(fā)的首個(gè)新產(chǎn)品系列，將迎來巨大機(jī)遇。 全新的 CrossLink-NX FPGA繼承了CrossLink系列FPGA在視頻信號(hào)橋接、拆分和聚合等應(yīng)用中的優(yōu)勢(shì)，同樣支持所有視頻信號(hào)應(yīng)用。得益于萊迪思Nexus開發(fā)平臺(tái)，CrossLink-NX FPGA系列具有更高的存儲(chǔ)邏輯比、更優(yōu)化的DSP、更多的邏輯單元和更快的I/O，能夠使用AI算法處理視頻數(shù)據(jù)，運(yùn)行速度是之前FPGA的兩倍。此外，在工業(yè)和汽車應(yīng)用中，CrossLink-NX的尺寸比上一代產(chǎn)品小了10倍，軟錯(cuò)誤率最高降低100倍，大幅提升了可靠性。最后，為進(jìn)一步加快產(chǎn)品上市時(shí)間，萊迪思提供Diamond 2.0 FPGA開發(fā)工具、經(jīng)過驗(yàn)證的IP模塊以及基于CrossLink-NX FPGA的應(yīng)用參考設(shè)計(jì)。

圖3：CrossLink-NX系列FPGA是首款基于萊迪思Nexus技術(shù)平臺(tái)開發(fā)的產(chǎn)品，用于AI和嵌入式視覺應(yīng)用。

結(jié)論

如今，快速發(fā)展的網(wǎng)絡(luò)邊緣設(shè)備市場(chǎng)在要求更高性能和可靠性的同時(shí)，希望設(shè)備具有低功耗和小尺寸的特性。萊迪思向來注重幫助開發(fā)人員將智能、低功耗網(wǎng)絡(luò)邊緣設(shè)備推向市場(chǎng)，服務(wù)各類應(yīng)用。隨著 Nexus平臺(tái)的推出，萊迪思半導(dǎo)體可以快速開發(fā)新的FPGA，開發(fā)人員也可以加速產(chǎn)品開發(fā)，滿足新的市場(chǎng)需求。萊迪思Nexus平臺(tái)的推出，重新定義了開發(fā)人員對(duì)小型、低功耗FPGA的期望。