138譯碼器的設(shè)置目的是為了實(shí)現(xiàn)IO復(fù)用，單片機(jī)上IO資源緊張，掛載的外設(shè)較多，為了解決這一矛盾，引入了138譯碼器單個(gè)138譯碼器能夠利用3個(gè)IO實(shí)現(xiàn)8路選擇（在邏輯上相當(dāng)于擴(kuò)展了5個(gè)IO），比賽
2022-01-12 07:25:11
看完74hl138譯碼器的技術(shù)文檔，就編了這個(gè)。很好用的芯片。{:soso_e130:}
2012-08-19 00:54:06
3 -8譯碼器 不知怎么仿真波形弄不出來，主要是輸出引腳的波形有問題，希望大家能給以指導(dǎo)，感謝大家！??！
2014-06-12 21:41:50
74HC138譯碼器1. 介紹在設(shè)計(jì)單片機(jī)電路的時(shí)候，單片機(jī)的IO口數(shù)量是有限的，有時(shí)并滿足不了我們的設(shè)計(jì)需求，因此為了控制更多的器件，就需要使用一些外圍的數(shù)字芯片進(jìn)行引腳擴(kuò)展。常用
2021-11-25 09:27:16
74LS138譯碼器是什么？74LS138譯碼器的擴(kuò)展方法是什么？
2022-01-19 07:14:36
的器件只能作十進(jìn)制BCD碼譯碼，然而數(shù)字系統(tǒng)中的數(shù)據(jù)處理和運(yùn)算都是二進(jìn)制的，所以輸出表達(dá)都是十六進(jìn)制的，為了滿足十六進(jìn)制數(shù)的譯碼顯示，最方便的方法就是利用譯碼程序在FPGA/CPLD中來實(shí)現(xiàn)。圖4-1
2009-10-11 09:22:08
8051單片機(jī)控制8*8點(diǎn)陣時(shí)，不用譯碼器可以嗎？8*8總共燈的數(shù)量大于51單片機(jī)接口數(shù)量，但是又不會(huì)用譯碼器，有沒有不用譯碼器實(shí)現(xiàn)控制的方法啊，比如顯示特定兩位數(shù)字之類的。
2023-10-20 06:03:44
`FPGA基礎(chǔ)學(xué)習(xí)筆記--組合邏輯電路-編碼器和譯碼器編碼器4輸入2輸出編碼器代碼如下module encoder (input [3:0] iA,output reg [1:0] oQ
2012-02-20 15:36:48
編碼器和譯碼器一、 實(shí)驗(yàn)?zāi)康恼莆沼眠壿嬮T實(shí)現(xiàn)編碼器的方法掌握中規(guī)模集成電路編碼器和譯碼器的工作原理即邏輯功能掌握 74LS138 用作數(shù)據(jù)分配器的方法熟悉編碼器和譯碼器的級(jí)聯(lián)方法能夠利用譯碼器進(jìn)行
2021-07-30 07:41:16
第一次發(fā)帖，自己仿真的一個(gè)譯碼器，謝謝大家！
2016-03-22 13:34:35
本帖最后由 qq328128752 于 2016-8-10 17:01 編輯
譯碼器拓展輸出，編碼器拓展輸入。應(yīng)該是這樣吧。。我剛修理一個(gè)板子，74LS145N做的單片機(jī)拓展輸入，不能這樣用吧。
2016-08-10 17:00:04
譯碼器及其應(yīng)用實(shí)驗(yàn)
2017-03-21 13:36:44
譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路?！稊?shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-12-07 09:37:27
這是譯碼器的一些資料。
2014-07-13 11:59:08
。TTL、CMOS又沒有現(xiàn)成譯碼器可用。故而用二極管搭建此特殊譯碼器，簡(jiǎn)單、可靠低成本與現(xiàn)有系統(tǒng)親和度高。我的高一級(jí)的產(chǎn)品顯示部分用的是人機(jī)界面。
2016-11-17 09:40:39
本文以戰(zhàn)術(shù)軍用通信系統(tǒng)的首選碼RS（31，15）碼為例，對(duì)生成多項(xiàng)式進(jìn)行了優(yōu)化，并采用查表法的原理極大地提高了編碼器運(yùn)算數(shù)據(jù)的能力，縮短了運(yùn)算周期，最終利用VHDL語言編譯，在FPGA中實(shí)現(xiàn)，得到了正確的RS編譯碼。
2021-05-06 09:27:33
,OFF,ON1D7點(diǎn)亮 ONON,ON,OFF1D8點(diǎn)亮 ONON,ON,ON1D9點(diǎn)亮注：X表示ON或OFF，即任意狀態(tài)。 2 板級(jí)調(diào)試下載sp6.bit文件到FPGA中，可以如圖視頻一樣操作撥碼開關(guān)，實(shí)現(xiàn)3-8譯碼器的功能。 `
2015-11-02 13:17:03
芯片，這種數(shù)字芯片由簡(jiǎn)單的輸入邏輯來控制輸出邏輯，比如 74HC138這個(gè)三八譯碼器，圖 3-15 是 74HC138 在我們?cè)韴D上的一個(gè)應(yīng)用。從這個(gè)名字來分析，三八譯碼器，就是把 3 種輸入狀態(tài)...
2021-07-19 09:08:52
為什么要用電機(jī)驅(qū)動(dòng)？TB6612電機(jī)驅(qū)動(dòng)怎么實(shí)現(xiàn)？為什么要用電機(jī)編碼器？電機(jī)編碼器怎么使用？
2021-10-20 07:36:53
什么是3-8譯碼器，急啊，速求
2013-03-26 16:52:38
將譯碼器的使能端看做輸入端、譯碼器的輸入端看做地址端，則全譯碼器可作什么使用
2015-05-18 11:41:06
輸出。而另一個(gè)常用的組合邏輯電路有譯碼的功能，即譯碼器，其邏輯功能是編碼的逆過程，通常是將少比特的輸入編碼翻譯為多比特的數(shù)據(jù)信息輸出。由于兩者的實(shí)現(xiàn)方式非常類似，這里僅以編碼器中的優(yōu)先編碼器為例介紹一下其在FPGA開發(fā)板上的實(shí)現(xiàn)過程。原作者：硬木課堂語雀
2022-08-04 17:39:32
譯碼器有哪些功能？Viterbi譯碼器是由哪幾部分組成的？
2021-05-07 07:28:33
的？還有這篇文章是2010年發(fā)表的了，如今漢明碼譯碼器的FPGA實(shí)現(xiàn)是否有更好的實(shí)現(xiàn)方法呢？有大神可以給我提供一個(gè)思路嗎？or2萬分感謝
2020-02-26 23:29:41
【摘要】：Viterbi譯碼器在通信系統(tǒng)中應(yīng)用非常普遍,針對(duì)采用DSP只能進(jìn)行相對(duì)較低速率的Vit-erbi譯碼的問題,人們開始采用FPGA實(shí)現(xiàn)高速率Viterbi譯碼。本文首先簡(jiǎn)單描述了
2010-04-26 16:08:39
編碼器實(shí)現(xiàn)指標(biāo)分析LDPC碼編碼器實(shí)現(xiàn)編碼器方案驗(yàn)證與優(yōu)缺點(diǎn)分析
2021-04-30 06:08:10
對(duì)不同的設(shè)計(jì)方法進(jìn)行分析和比較，選擇優(yōu)化的設(shè)計(jì)方法，利用VHDL分別設(shè)計(jì)（15，7）BCH碼的編碼器和譯碼器，并能夠?qū)刹糠诌M(jìn)行單獨(dú)仿真調(diào)試，實(shí)現(xiàn)其相應(yīng)的功能。
2012-05-10 11:36:06
在DIY的時(shí)候，有多元的選擇是最好的。不同品種，不同的廠家，可必免斷供，不同的型號(hào)可避免漲價(jià)打消制作的想法。在CPU或MCU中譯碼器器至關(guān)重要，多位譯碼器可使用74138多片聯(lián)級(jí)，4位譯碼器可選
2022-10-02 16:40:44
LDPC碼是近年來發(fā)展較快且日趨成熟的一種信道編碼方案，因其具有的優(yōu)越性能和實(shí)用價(jià)值而被人們認(rèn)知，但由于隨機(jī)結(jié)構(gòu)的LDPC碼編譯碼器硬件實(shí)現(xiàn)較為復(fù)雜，具有的準(zhǔn)循環(huán)特性QC_LDPC碼已成為IEEE802.11n(WiFi)、IEEE802.16e(WiMAX)、(DVB—S2)等眾多標(biāo)準(zhǔn)的信道編碼方案。
2019-09-30 07:19:45
顯示譯碼器是什么？如何準(zhǔn)確設(shè)計(jì)出符合功能要求的顯示譯碼器？
2021-06-01 06:58:12
增加一些監(jiān)督碼元，這些監(jiān)督碼與信碼之間有一定的關(guān)系，接收端可以利用這種關(guān)系由信道譯碼器來發(fā)現(xiàn)或糾正錯(cuò)誤的碼元。
2019-08-15 06:12:00
集成電路編碼器和譯碼器的工作原理即邏輯功能是什么？如何利用邏輯門去實(shí)現(xiàn)一種集成電路編碼器呢？如何利用譯碼器進(jìn)行組合邏輯電路的設(shè)計(jì)呢？
2021-11-03 06:55:24
如何利用VHDL實(shí)現(xiàn)線性分組碼編譯碼器的設(shè)計(jì)？
2021-04-28 06:41:40
如果ic的io口不夠了是否可以通過編碼器譯碼器或者鎖存器擴(kuò)展呢，如果是輸出或輸入可以通過以上方法實(shí)現(xiàn)串行數(shù)據(jù)與并行相互轉(zhuǎn)化嗎？最好有具體案例列舉～
2023-11-10 08:02:15
本期內(nèi)容來介紹一下定時(shí)器的正交譯碼器功能（編碼器接口）。正交譯碼器是和正交編碼器外設(shè)配合使用的，可對(duì)編碼器輸入的脈沖進(jìn)行計(jì)數(shù)進(jìn)而實(shí)現(xiàn)速度測(cè)量，本期內(nèi)容我們通過一個(gè)使用旋轉(zhuǎn)編碼器的計(jì)數(shù)小實(shí)驗(yàn)，來初步
2023-08-16 06:46:50
應(yīng)用于LTE-OFDM系統(tǒng)的Viterbi譯碼在FPGA中的實(shí)現(xiàn)在OFDM系統(tǒng)中，為了獲得正確無誤的數(shù)據(jù)傳輸，要采用差錯(cuò)控制編碼技術(shù)。LTE中采用Viterbi和Turbo加速器來實(shí)現(xiàn)前向糾錯(cuò)。提出
2009-09-19 09:41:24
本文通過對(duì)長(zhǎng)BCH碼優(yōu)化方法的研究與討論，針對(duì)標(biāo)準(zhǔn)中二進(jìn)制BCH碼的特性，設(shè)計(jì)了實(shí)現(xiàn)該譯碼器的FPGA硬件結(jié)構(gòu)。
2021-06-15 09:23:27
BCH碼是目前最為常用的糾錯(cuò)碼之一，我國(guó)的數(shù)字電視廣播地面?zhèn)鬏敇?biāo)準(zhǔn)DTMB也使用了縮短的BCH碼作為前向糾錯(cuò)編碼的外碼。針對(duì)該BCH碼的特點(diǎn)，采用BM譯碼算法，設(shè)計(jì)了一種實(shí)時(shí)譯碼器。與其它設(shè)計(jì)方案
2021-05-25 07:04:32
本文研究了RS碼的實(shí)現(xiàn)方法，并基于Xilinx的FPGA芯片Spartan-6 XC6SLX45完成了RS編譯碼器的設(shè)計(jì)，同時(shí)對(duì)其進(jìn)行了仿真和在線調(diào)試，并給出了功能仿真圖和測(cè)試結(jié)果。時(shí)序仿真結(jié)果表明，該編譯碼器能實(shí)現(xiàn)預(yù)期功能。
2021-06-21 06:23:53
了一種合適的硬件實(shí)現(xiàn)結(jié)構(gòu)，因而在保證譯碼器較高性能和較快譯碼速度的情況下，以較低的硬件資源實(shí)現(xiàn)了兩種碼率的復(fù)用。
2019-08-23 07:22:50
基于FPGA的Turbo碼編譯碼器各模塊實(shí)現(xiàn)的 VHDL或verilog HDL程序。急求啊謝謝大神啦??！
2015-06-08 22:45:24
截短Reed-Solomon碼譯碼器的FPGA實(shí)現(xiàn)提出了一種改進(jìn)的BM算法，并在此基礎(chǔ)上提出了一種大量采用并行結(jié)構(gòu)的截短RS碼譯碼器的實(shí)現(xiàn)方式。驗(yàn)證表明，該算法能顯著提高基于FPGA的RS譯碼器
2009-09-19 09:39:43
截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)提 出 了 一 種 改 進(jìn) 的 算 法 并 在 此 基 礎(chǔ) 上 提 出 了 一 種 大 量 采 用 并 行 結(jié) 構(gòu) 的 截 短 碼譯 碼 器 的 實(shí)
2012-08-11 15:50:06
畢業(yè)設(shè)計(jì) 基于EDA的CMI碼編碼譯碼器的設(shè)計(jì)，共20頁，7505字 摘要 CMI碼是一種應(yīng)用于PCM四次群和光纖傳輸系統(tǒng)中的常用線路碼型，它具有碼變換設(shè)備簡(jiǎn)單、便于時(shí)鐘提取、有一定的糾錯(cuò)能力
2009-03-25 13:19:20
求multisim數(shù)碼顯示譯碼器仿真?。。?！譯碼器是CC4511。。。。。我的調(diào)不太通，希望看看大神做的成品，參考一下！?。?！，很急！
2015-12-21 21:13:26
1、在FPGA中使用行為描述語句實(shí)現(xiàn)3-8譯碼器設(shè)計(jì)思路譯碼器電路有n個(gè)輸入和2n個(gè)輸出，每個(gè)輸出都對(duì)應(yīng)著一個(gè)可能的二進(jìn)制輸入。本實(shí)驗(yàn)設(shè)計(jì)實(shí)現(xiàn)一個(gè)3-8譯碼器，表3.1給出了該譯碼器的真值表。從
2022-07-01 15:26:26
Turbo碼編碼器的FPGA實(shí)現(xiàn)Turbo碼譯碼器的FPGA實(shí)現(xiàn)Turbo碼編譯碼器的性能有哪些？
2021-05-07 06:06:23
本文介紹了視頻編碼器和譯碼器主要特性。
2021-06-02 06:39:47
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能
2012-05-15 15:16:39
設(shè)計(jì)一個(gè)虛擬3-8譯碼器，實(shí)現(xiàn)138譯碼器的功能！急急急{:soso_e183:}
2012-05-15 15:12:44
，被廣泛應(yīng)用于電機(jī)伺服控制系統(tǒng)中。編碼器按信號(hào)輸出形式分為絕對(duì)式編碼器和增量式編碼器。絕對(duì)式光電編碼器具有輸出數(shù)字量可與PC機(jī)、ARM或FPGA等器件直接接口，無累積誤差等優(yōu)點(diǎn)，但價(jià)格高、制造工藝復(fù)雜
2019-06-10 05:00:08
?
第4章
? 編碼器與譯碼器
2007-12-20 23:14:18
57 19.4 譯碼器譯碼器的分類 1. 譯碼器 —輸入為非十進(jìn)制編碼, 輸出為十進(jìn)制編碼;2. 編碼器 —輸入為十進(jìn)制編碼, 輸
2008-09-27 13:04:230 編碼、譯碼、顯示電路一、實(shí)驗(yàn)?zāi)康?. 學(xué)習(xí)編碼器原理及基本電路。2. 熟悉七段譯碼器的邏輯功能和使用。3. 掌握七段顯示器的使用方法。4. 進(jìn)一步學(xué)
2008-10-09 18:14:170 主要介紹卷積編碼器和Vertibi 譯碼器的基本原理。對(duì)用TMS320C54X DSP 來實(shí)現(xiàn)Vertibi譯碼器中的兩個(gè)主要環(huán)節(jié)——度量值更新和回溯， 作了詳細(xì)說明， 并給出具體的實(shí)現(xiàn)程序。
2009-05-15 16:22:4321 本文基于Altera的FPGA（StatixⅡ-EP2S30F484C3）架構(gòu)，實(shí)現(xiàn)了碼率為1/2，幀長(zhǎng)為1008bits的規(guī)則（3,6）LDPC碼譯碼器。所采用的最小-和算法相對(duì)于傳統(tǒng)的和-積算法在不損失譯碼性能的前提下，
2009-06-06 14:12:2031 譯碼器
譯碼是編碼的逆過程，即將某個(gè)二進(jìn)制翻譯成電路的某種狀態(tài)。實(shí)現(xiàn)譯碼操作的電路稱為譯碼器。
2008-09-27 12:59:06
12538 
譯碼器,譯碼器是什么意思
譯碼器是組合邏輯電路的一個(gè)重要的器件，其可以分為：變量譯碼和顯示譯碼兩類?！ ∽兞?b class="flag-6" style="color: red">譯碼一
2010-03-08 16:32:185304 Turbo碼雖然具有優(yōu)異的譯碼性能，但是由于其譯碼復(fù)雜度高，譯碼延時(shí)大等問題，嚴(yán)重制約了Turbo碼在高速通信系統(tǒng)中的應(yīng)用。因此，如何設(shè)計(jì)一個(gè)簡(jiǎn)單有效的譯碼器是目前Turb
2010-11-25 10:10:261772 
該文介紹了兩種Viterbi 譯碼器回溯譯碼算法，通過對(duì)這兩種算法硬件實(shí)現(xiàn)結(jié)構(gòu)上的優(yōu)化，給出了這兩種算法的FPGA 實(shí)現(xiàn)方法，比較了兩種實(shí)現(xiàn)方法的優(yōu)缺點(diǎn)。最后將其應(yīng)用在實(shí)際的Viter
2011-05-28 15:18:4833 本文介紹了 RS[ 255, 223 ]編譯碼器的 FPGA設(shè)計(jì)和基于線形反饋移位寄存器的編碼器設(shè)計(jì) , 以及由伴隨式計(jì)算、關(guān)鍵方程求解、錢氏搜索、Forney算法等功能模塊組成的譯碼器。為了實(shí)現(xiàn)簡(jiǎn)單
2012-05-22 10:43:4045 介紹了符合CCSDS標(biāo)準(zhǔn)的RS（255，223）碼譯碼器的硬件實(shí)現(xiàn)結(jié)構(gòu)。譯碼器采用8位并行時(shí)域譯碼算法，主要包括了修正后的無逆BM迭代譯碼算法，錢搜索算法和Forney算法。采用了三級(jí)流水線結(jié)構(gòu)實(shí)現(xiàn)
2013-01-25 16:43:4668 動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【匯編版】
2015-12-29 15:51:290 動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】動(dòng)態(tài)顯示-譯碼器片選實(shí)現(xiàn)【Ｃ語言】
2015-12-29 15:51:360 800Mbps準(zhǔn)循環(huán)LDPC碼編碼器的FPGA實(shí)現(xiàn)
2016-05-09 10:59:2637 截短Reed_Solomon碼譯碼器的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 譯碼器,編碼器,數(shù)據(jù)選擇器,電子開關(guān),電源分冊(cè)
2017-09-21 10:19:5313 提出了RS編碼的實(shí)現(xiàn)方法，并對(duì)編碼進(jìn)行了時(shí)序仿真。仿真結(jié)果表明，該譯碼器可實(shí)現(xiàn)良好的糾錯(cuò)功能。 RS（ReedSolomon）碼是差錯(cuò)控制領(lǐng)域中的一種重要線性分組碼，既能糾正隨機(jī)錯(cuò)誤，又能糾正突發(fā)錯(cuò)誤，且由于其出色的糾錯(cuò)能力，已被NASA、ESA、CCSDS等空間組織接受
2017-10-17 11:21:3246 該文通過對(duì)低密度校驗(yàn)(LDPC)碼的編譯碼過程進(jìn)行分析，提出了一種基于FPGA 的LDPC 碼編譯碼器聯(lián)合設(shè)計(jì)方法，該方法使編碼器和譯碼器共用同一校驗(yàn)計(jì)算電路和復(fù)用相同的RAM 存儲(chǔ)塊，有效減少
2017-11-22 07:34:013928 
了4線- 16線的譯碼器。這種方法主要是利用其中的一個(gè)使能輸入端作為編碼信號(hào)輸入端，調(diào)整圖中非門的位置，或采用其他使能輸入端作為編碼信號(hào)輸入端，同樣可實(shí)現(xiàn)4線- 16線譯碼器。
2017-11-23 08:44:5333058 
本文首先介紹了譯碼器的定義與譯碼器的分類，其次介紹了譯碼器的作用和譯碼器的工作原理，最后介紹了譯碼器的邏輯功能。
2018-02-08 14:04:06107559 
本文主要介紹了譯碼器的分類和應(yīng)用。譯碼器指的是具有譯碼功能的邏輯電路，譯碼是編碼的逆過程，它能將二進(jìn)制代碼翻譯成代表某一特定含義的信號(hào)（即電路的某種狀態(tài)），以表示其原來的含義。譯碼器可以分為：變量
2018-04-04 11:51:1237755 
可編程邏輯技術(shù)的不斷發(fā)展，其高密度、低功耗、使用靈活、設(shè)計(jì)快速、成本低廉、現(xiàn)場(chǎng)可編程和反復(fù)可編程等特性，使FPGA逐步成為Viterbi譯碼器設(shè)計(jì)的最佳方法。項(xiàng)目目的是用FPGA實(shí)現(xiàn)一個(gè)Viterbi譯碼器。
2019-04-24 08:29:002635 
記(n0，k0，m)為卷積碼編碼器，該編碼器共有2k0×m個(gè)狀態(tài)，Viterbi譯碼器必須具備同樣的2k0×m個(gè)狀態(tài)發(fā)生器，且每個(gè)狀態(tài)必須有一個(gè)存儲(chǔ)路徑度量值的存儲(chǔ)器和一個(gè)存儲(chǔ)幸存路徑信息的存儲(chǔ)器，所以Viterbi譯碼器的復(fù)雜度呈2k0×m指數(shù)增長(zhǎng)。
2020-07-15 20:53:511431 
結(jié)構(gòu)化LDPC碼可進(jìn)行相應(yīng)擴(kuò)展通過對(duì)編譯碼算法，優(yōu)化編譯碼結(jié)構(gòu)進(jìn)行調(diào)整，降低了編譯碼囂硬件實(shí)現(xiàn)中的關(guān)鍵路徑遲延，并采用Xilinx公司的Virtex一4 VLX80 FPGA芯片實(shí)現(xiàn)了一個(gè)碼長(zhǎng)10 240，碼率1／2的非正則結(jié)構(gòu)化LDPC碼編碼器和譯碼器。實(shí)現(xiàn)結(jié)果表明：該編碼器信息吞吐量為1．878 Gb／
2021-03-26 15:58:0012 給出了跳頻系統(tǒng)中 Turbo碼譯碼器的FPGA（ field programmable gate array）實(shí)現(xiàn)方案。譯碼器采用了MaxLog-map譯碼算法和模塊化的設(shè)計(jì)方法，可以
2021-04-01 11:21:465 介紹并用VHDL語言實(shí)現(xiàn)了卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計(jì)了一種具有針對(duì)性的簡(jiǎn)潔的維特比譯碼器結(jié)構(gòu)，
2021-05-12 15:22:412112 
基于FPGA的800Mbps準(zhǔn)循環(huán)LDPC碼譯碼器
2021-06-08 10:31:3126 譯碼器1. 譯碼器定義譯碼器是一種用以檢測(cè)輸入位（碼）的特定組合是否存在，并以特定的輸出電平來指示這種特定碼的存在的數(shù)字電路。——《數(shù)字電子技術(shù)基礎(chǔ)系統(tǒng)方法》譯碼器的功能是將具有特定含義的二進(jìn)制碼
2021-11-24 12:21:029 一聽到三八譯碼器這個(gè)東西可能會(huì)感覺有點(diǎn)熟悉，其實(shí)在STC89C51系列單片機(jī)中，里面就有一個(gè)三八譯碼器，就是一開始的流水燈程序，LED0-7這八個(gè)LED！但是怎么在FPGA中實(shí)現(xiàn)三八譯碼器呢？其實(shí)很簡(jiǎn)單。
2023-04-26 15:38:211787 
譯碼器的邏輯功能是將每個(gè)輸入的二進(jìn)制代碼譯成對(duì)應(yīng)的輸出的高、低電平信號(hào)。常用的譯碼器電路有二進(jìn)制譯碼器、二--進(jìn)制譯碼器和顯示譯 碼器。譯碼為編碼的逆過程。它將編碼時(shí)賦予代碼的含義“翻譯”過來。實(shí)現(xiàn)
2023-04-26 15:39:404080 
我想提出一個(gè)關(guān)于PicoScope7新的譯碼器功能討論。它已經(jīng)推出一段時(shí)間，但你可能不知道這在汽車領(lǐng)域是扮演相當(dāng)重要的角色。正交譯碼器被用在轉(zhuǎn)子位置傳感器來轉(zhuǎn)換關(guān)于旋轉(zhuǎn)軸角度及方向的信息。舉例來說
2022-02-25 09:45:48615 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論