富士通微電子（上海）有限公司近日宣布，富士通實(shí)驗(yàn)室和富士通株式會(huì)社聯(lián)合開(kāi)發(fā)出一款具有高擊穿電壓并基于邏輯（1）制程的CMOS高壓晶體管，該晶體管適用于無(wú)線設(shè)備的功率放大器。作為先進(jìn)科技的先驅(qū)，富士通開(kāi)發(fā)完成了世界上第一代基于45納米工藝的CMOS晶體管，能夠處理10 V功率輸出，這使得晶體管能夠處理用于WiMAX（2）和其它高頻應(yīng)用的功率放大器的高輸出要求。這一新技術(shù)能夠?qū)⒐δ芊糯笃骱虲MOS邏輯控制電路在同一塊芯片上集成，可實(shí)現(xiàn)單芯片的工作模式，從而使生產(chǎn)出高性能和低功耗的功能放大器成為可行。

因?yàn)橛糜跓o(wú)線設(shè)備的功率放大器產(chǎn)生高頻時(shí)需要高功率輸出，目前廣泛使用砷化鎵（GaAs）等化合物半導(dǎo)體，功率放大器作為單獨(dú)的芯片貼裝，與通用CMOS邏輯芯片上的控制電路分離。如果在單一芯片上集成所有的功能可降低整個(gè)模塊的成本，并有可能被用于滿足無(wú)線設(shè)備及無(wú)線通信標(biāo)準(zhǔn)（WiMAX和LTE（3）。）的通訊速度要求。這要求晶體管不僅能夠兼容CMOS邏輯處理技術(shù)，而且能滿足WiMAX及其它無(wú)線通信標(biāo)準(zhǔn)對(duì)功率放大器的要求。

技術(shù)挑戰(zhàn)

功率放大器在面對(duì)高頻應(yīng)用（如WiMAX）時(shí)，其所需功率輸出會(huì)超過(guò)使用標(biāo)準(zhǔn)CMOS邏輯制程的晶體管的擊穿電壓。要克服這一難題并同時(shí)維持CMOS工藝技術(shù)的兼容性，需要增加晶體管的擊穿電壓，而擊穿電壓的增加可通過(guò)降低漏極周圍的電場(chǎng)來(lái)實(shí)現(xiàn)，同時(shí)要注意電場(chǎng)的調(diào)整容易致使晶體管出現(xiàn)故障。另外，高擊穿電壓的結(jié)構(gòu)往往容易增加晶體管的導(dǎo)通電阻（4），致使高頻時(shí)難以獲取滿意的性能。所以，無(wú)論使用種方案都需要增加擊穿電壓并同時(shí)避免導(dǎo)通電阻的升高。

為應(yīng)對(duì)上述問(wèn)題，富士通開(kāi)發(fā)出帶有下列關(guān)鍵特性的新型晶體管結(jié)構(gòu)（圖1）：

1.“低摻雜漏極”（LDD）區(qū)包圍該晶體管的漏極，并與門極重疊。這一結(jié)構(gòu)既能降低水平擴(kuò)展至漏極的電場(chǎng)，也能降低垂直擴(kuò)展至門極氧氣層的電場(chǎng)，從而增加了擊穿電壓。

2.晶體管溝道內(nèi)的摻雜物橫向斜度分布。這樣能夠降低溝道內(nèi)漏極一側(cè)的摻雜物密度，同時(shí)限制漏電阻（漏電阻是導(dǎo)通電阻的重要組成部分）的增加。還能降低橫向向漏極擴(kuò)展的電場(chǎng)，并能增加擊穿電壓。

通常提高CMOS晶體管擊穿電壓的方法是增加門極和漏極之間的寬度。與以往的方法相比，這一新結(jié)構(gòu)不增加寬度也能有效抑制導(dǎo)通電阻。

此外，由于該結(jié)構(gòu)只需形成LDD區(qū)和定制溝道區(qū)兩個(gè)額外步驟，因此能夠?qū)崿F(xiàn)高度兼容3.3 V I/O（5） 的標(biāo)準(zhǔn)晶體管。

（測(cè)量頻率： 2.1 GHz; 門極寬度： 0.32 mm）

富士通通過(guò)使用45nm工藝技術(shù)把新型晶體管技術(shù)應(yīng)用到3.3 V I/O的標(biāo)準(zhǔn)晶體管上，從而開(kāi)發(fā)出了世界上首個(gè)能把擊穿電壓從6 V 提高到 10 V的晶體管。新型晶體管適用于功率放大器，它在最大振蕩頻率為43 GHz （圖2）時(shí)每個(gè)1mm門極寬度能夠輸出0.6 W（0.6 W/mm），展示了其作為功率放大器在面向WiMAX等高頻應(yīng)用方面的卓越性能。新型晶體管在基本的可靠性測(cè)試上也取得了良好的測(cè)試結(jié)果。