放大測試：將640x480分辨率圖像放大到1024x600 縮小測試：將720P分辨率圖像縮小到640x480。 實現(xiàn)的縮放IP主要用于功能驗證，可以在此基礎(chǔ)上，對數(shù)據(jù)流進行進一步處理，這里不在贅述。
2020-11-14 12:10:25
4785 
Scaler（圖像縮放），廣泛應(yīng)用于視頻及圖像處理領(lǐng)域，比如圖像處理器、電視墻、LED顯示屏等應(yīng)用場景。紫光同創(chuàng)的scaler圖像縮放方案采用雙線性插值算法，具有縮放效果好，資源占用少的特點。
2020-10-22 09:31:179447 本篇將詳細介紹如何利用Verilog HDL在FPGA上實現(xiàn)SRAM的讀寫測試。SRAM是一種非易失性存儲器，具有高速讀取和寫入的特點。在FPGA中實現(xiàn)SRAM讀寫測試，包括設(shè)計SRAM接口模塊
2025-10-22 17:21:384118 
，共同進步。
歡迎加入FPGA技術(shù)微信交流群14群!
交流問題（一）
Q：Verilog代碼如何debug？最近學(xué)習(xí)fpga，寫了不少verilog，開始思考如何debug的問題！c語言是順序執(zhí)行，而
2024-09-24 19:16:46
今天給大俠簡單帶來FPGA verilog HDL實現(xiàn)中值濾波，話不多說，上貨。一、實現(xiàn)步驟:
1、查看了中值濾波實現(xiàn)相關(guān)的網(wǎng)站和paper；
2、按照某篇paper的設(shè)計思想進行編程實現(xiàn)
2024-06-18 18:50:48
該文章是完全原創(chuàng)，用最簡潔的語言講清楚FPGA實現(xiàn)負反饋的精要。震撼！FPGA實現(xiàn)負反饋控制純數(shù)字鎖相環(huán)！.zip (225.26 KB )
2019-04-30 04:50:41
今天給大俠帶來FPGA設(shè)計中用Verilog HDL實現(xiàn)基本的圖像濾波處理仿真，話不多說，上貨。
1、用matlab代碼，準(zhǔn)備好把圖片轉(zhuǎn)化成Vivado Simulator識別的格式，即每行一
2024-05-20 16:44:47
崗位職責(zé)
1.負責(zé)FPGA的架構(gòu)設(shè)計、代碼編寫、仿真等；
2.協(xié)同軟、硬件工程師完成系統(tǒng)聯(lián)調(diào)和測試；
3.負責(zé)項目中FPGA設(shè)計的相關(guān)文檔編寫及維護；任職要求
1.碩士及以上學(xué)歷，電子、通信、計算機
2024-11-12 16:40:14
Verilog HDL數(shù)字系統(tǒng)設(shè)計篇教程預(yù)覽地址：鏈接：http://pan.baidu.com/s/1pK8TlcJ密碼：ojrjETree的開發(fā)板開發(fā)了下面17種verilog圖像算法下圖為ETree的FPGA視頻音頻開發(fā)板，在淘寶店：shop397545458.taobao.com
2017-11-28 22:20:11
DCT實現(xiàn)Verilog HDL的數(shù)字圖像處理源代碼
2012-08-11 09:30:53
DSP代碼大部分使用C語言編寫，實現(xiàn)了所需的功能，現(xiàn)在想移植到FPGA板子上，不知道該怎么辦？需要全部轉(zhuǎn)換Verilog代碼嗎？有沒有簡便一點的方法。。。
2015-01-23 13:35:51
《Visual C# 2008程序設(shè)計經(jīng)典案例設(shè)計與實現(xiàn)》---動態(tài)打開、顯示和縮放圖像.zip
2017-07-08 13:24:39
、灰度轉(zhuǎn)換、二值化、高斯濾波、 sobel算法等圖像處理算法，以及FPGA的實現(xiàn)2、 SDRAM高速接口以及FPGA純邏輯實現(xiàn)3、電腦和FPGA交互的方法，以及對應(yīng)的指令系統(tǒng)。4、SCCB、VGA、串口等常用接口的實現(xiàn)方法5、用FIFO實現(xiàn)乒乓操作的方法6、提供源工程代碼免費下載：下載源工程代碼`
2019-11-29 09:52:21
FPGA verilog代碼書寫規(guī)范，很好的借鑒
2015-05-21 11:36:27
1.熟悉FPGA架構(gòu)及應(yīng)用，熟悉圖像算法的FPGA實現(xiàn)。
2.熟悉verilog vhdl，熟悉Xilinx或Intel等開發(fā)工具。
3.有AI算法 fpga實現(xiàn)經(jīng)驗優(yōu)先。
4.本科及以上學(xué)歷，碩士優(yōu)先。具有強烈的責(zé)任心，執(zhí)行力，良好的溝通能力和團隊合作能力。
2024-09-02 15:50:50
使用Verilog實現(xiàn)基于FPGA的SDRAM控制器
2012-08-20 19:35:27
有沒有用verilog語言寫的基于FPGA的圖像角點檢測代碼呀？
2012-04-10 10:47:39
`基于Verilog的垂直投影實現(xiàn)微信公眾號：FPGA自習(xí)室一、概述投影，在立體幾何中我們學(xué)到過，是空間直線在某個方向上的投影，那么圖像處理中也是這種投影思想。最簡單的投影：水平方向投影，將圖像數(shù)組
2019-03-03 17:51:01
就是對圖片以縱坐標(biāo)為軸制作對稱圖片。image繪制的時候會調(diào)用onDraw方法，本例采用對圖像Canvas畫布的鏡像操作實現(xiàn)圖片的鏡像顯示，示例代碼如下所示：private void
2021-09-17 17:19:30
本文提出了一種基于FPGA的SDRAM控制器的設(shè)計方法，并用Verilog給于實現(xiàn)，仿真結(jié)果表明通過該方法設(shè)計實現(xiàn)的控制器可以在FPGA芯片內(nèi)組成如圖1所示的SDRAM接口，從而使得系統(tǒng)用戶對SDRAM的操作非常方便。
2021-04-15 06:46:56
希望可以得到基于fpga的異步串行接收口的verilog的源代碼萬分感激
2014-04-16 09:46:03
一直在學(xué)習(xí)基本的verilog代碼，比如在7 Seg顯示器上使用開關(guān)控制它來實現(xiàn)和顯示BCD計數(shù)器。 我不確定如何去做我的項目。誰能告訴我某個地方要開始？以上來自于谷歌翻譯以下為原文Hi all, I
2019-04-12 14:38:51
大家早上好，我們嘗試編寫用于將FPGA的IO設(shè)置為JTAG模式的verilog代碼。請仔細閱讀下面附帶的verilog，測試臺代碼。我們在模擬中沒有得到正確的輸出。 D_out正在成為高阻抗。任何人都可以幫我解決這個問題嗎？問候Vimalasimulation.wcfg 6 KB
2020-03-23 09:04:29
求fpga控制flash存儲的讀擦寫verilog源代碼
2018-11-28 12:10:04
最近在做個課題，需要用FPGA中的verilog語言實現(xiàn)BPSK調(diào)制，fpga不是很會，望大神指導(dǎo)下，急求代碼啊！謝謝
2013-03-06 18:12:36
嗨，各位，我正在與FX3S進行圖像流傳輸。是為FLIGIN模式的16位GPIF2設(shè)計器工作的FPGASTER Verilog代碼，請?zhí)峁┙o我感謝和最好的關(guān)心 以上來自于百度翻譯 以下為原文Hi
2018-11-26 15:49:06
大家好，我們不能將系統(tǒng)verilog代碼用于spartan 6 FPGA嗎？因為Xilinx ISE 14.x不支持.sv文件，而vivado將支持7系列FPGA以上。問候，Nishant Angadi
2020-05-25 14:01:47
通過matlab編程實現(xiàn)圖像縮放
2012-05-14 20:45:09
采用 Verilog HDL 語言在Altera 公司的FPGA 芯片上實現(xiàn)了RISC_CPU 的關(guān)鍵部件狀態(tài)控制器的設(shè)計,以及在與其它各種數(shù)字邏輯設(shè)計方法的比較下,顯示出使用Verilog HDL語言的優(yōu)越性.關(guān)鍵詞
2009-08-21 10:50:05
69 設(shè)計了一種基于FPGA純硬件方式實現(xiàn)方向濾波的指紋圖像增強算法。設(shè)計采用寄存器傳輸級（RTL）硬件描述語言（Verilog HDL），利用時分復(fù)用和流水線處理等技術(shù)，完成了方向濾波指
2010-10-15 09:42:2229 本站提供的fpga實現(xiàn)jpeg Verilog源代碼資料，希望能夠幫你的學(xué)習(xí)。
2011-05-27 15:09:53203 本文圍繞圖像處理領(lǐng)域中兩類重要處理手法――圖像插值與圖像縮放技術(shù)展開了深入的研究．在分析目前現(xiàn)有的插值與縮放技術(shù)的基礎(chǔ)上，就以下方面給出了研究成果．
2011-09-28 14:00:3038 基于FPGA硬件實現(xiàn)固定倍率的圖像縮放，將2維卷積運算分解成2次1維卷積運算，對輸入原始圖像像素先進行行方向的卷積，再進行列方向的卷積，從而得到輸出圖像像素。把圖像縮放過程
2012-05-09 15:52:0435 電子發(fā)燒友網(wǎng)核心提示： 本例程是Verilog HDL源代碼：關(guān)于基本組合邏輯功能中雙向管腳的功能實現(xiàn)源代碼。 Verilog HDL: Bidirectional Pin This example implements a clocked bidirectional pin in Verilog HDL.
2012-10-15 11:28:261808 ECT圖像重建算法的FPGA實現(xiàn)
ECT圖像重建算法的FPGA實現(xiàn)
2015-11-19 14:59:412 數(shù)字圖像邊緣檢測的FPGA實現(xiàn)......
2016-01-04 15:31:5518 verilog_代碼資料，非常實用的代碼示例。
2016-02-18 15:00:1038 verilog代碼規(guī)范，學(xué)會寫代碼還不行，我們需要更加的規(guī)范。
2016-03-25 14:43:3824 關(guān)于fpga和LCD方面的知識，verilog實現(xiàn)的LCD顯示的設(shè)計
2016-05-16 18:04:3347 8051 verilog 版代碼分享，有需要的下來看看。
2016-05-24 09:45:400 Verilog 入門的實例代碼，有需要的下來看看
2016-05-24 10:03:0521 verilog_代碼分享，有需要的朋友下來看看。
2016-05-24 10:03:0512 Xilinx FPGA工程例子源碼：DDR SDRAM控制器verilog代碼
2016-06-07 14:13:4340 Xilinx FPGA工程例子源碼：在FPGACPLD中實現(xiàn)AD或DA的文章(英文Verilog)
2016-06-07 15:07:4518 用 Verilog實現(xiàn)基于FPGA 的通用分頻器的設(shè)計時鐘分頻包括奇數(shù)和偶數(shù)分頻
2016-07-14 11:32:4746 27個FPGA Verilog實例代碼，不多不少，希望對大家的學(xué)習(xí)有幫助。
2016-08-19 15:57:39152 DVI輸出圖像選區(qū)截取的FPGA實現(xiàn)，下來看看
2016-08-29 15:02:037 FPGA實現(xiàn)的視頻圖像縮放顯示，下來看看。
2016-08-29 15:02:0329 基于FPGA的VGA圖像控制器的設(shè)計與實現(xiàn)
2016-08-30 15:10:1413 基于FPGA的多幅圖像融合疊加的設(shè)計與實現(xiàn)
2016-08-30 15:10:1413 基于FPGA的高分辨實時監(jiān)控圖像縮放設(shè)計
2016-08-30 15:10:145 基于FPGA的數(shù)字X線圖像的實時縮放模塊
2016-08-29 23:20:019 實時圖像增強算法改進及FPGA實現(xiàn)，下來看看
2016-09-17 07:28:2415 基于FPGA和DSP的圖像多功能卡的設(shè)計與實現(xiàn)
2016-09-22 12:32:0829 基于雙線性插值的圖像縮放在GPU上的實現(xiàn)
2017-01-08 14:47:530 FPGA verilog 相關(guān)設(shè)計實踐
2017-09-06 11:19:3434 隨著計算機圖形技術(shù)與手機移動終端的發(fā)展，對圖像縮放后的圖像質(zhì)量提出了更高的要求。圖像的縮放從圖像處理角度而言是圖像的變形變換，其核心是通過原圖像到日標(biāo)圖像的坐標(biāo)變換，將原圖像的每個點的左邊經(jīng)某種變換
2017-11-07 14:41:0411 傳統(tǒng)的插值算法在視頻圖像縮放尤其是輸出高分辨率的視頻圖像時，對細節(jié)方面的處理性能較差。采用多相位插值算法實現(xiàn)視頻圖像縮放，主要闡述算法的原理及算法實現(xiàn)的硬件結(jié)構(gòu)。其中硬件電路控制部分使用Xilinx
2017-11-16 11:48:095853 
針對兩通道視頻圖像疊加融合，設(shè)計并實現(xiàn)了一種實時性好、靈活性強的FPGA硬件系統(tǒng)。該系統(tǒng)可以根據(jù)實際需求進行任意比例和任意位置的視頻圖像疊加融合。方案經(jīng)仿真驗證后，運用雙線性插值縮放算法、DDR2
2017-11-22 08:32:055575 
本文選擇了一種新穎的圖像縮放算法進行FPGA硬件實現(xiàn)。該算法基于奇偶分解的思想，具有復(fù)雜度低、硬件需求小和縮放效果良好等突出優(yōu)點。首先利用MATLAB對該算法進行了功能驗證，然后用縮放耗時、PSNR
2017-12-12 14:07:382 針對可用于圖像篡改的內(nèi)容感知縮放技術(shù)。本文提出了一種基于概率Map圖統(tǒng)計特征的內(nèi)容感知縮放檢測算法．該算法利用概率Map圖來反映圖像是否經(jīng)過內(nèi)容感知縮放操作，并利用新提出的積分投影與局部統(tǒng)計特征來
2017-12-18 14:17:081 為提高圖像縮放的速度，提出一種結(jié)合閾值學(xué)習(xí)與依概率隨機裁剪的快速內(nèi)容感知圖像縮放算法，通過計算圖像的重要度圖，利用徑向基函數(shù)（RBF， radial basis function）神經(jīng)網(wǎng)絡(luò)進行閾值
2018-01-17 11:14:301 針對在移動終端自由縮放查看視頻細節(jié)的需求，提出移動終端的視頻圖像定點與縮放系統(tǒng)，包含手勢識別與越界糾正技術(shù)，詳細給出了系統(tǒng)框架和系統(tǒng)流程。手勢識別給出了單指拖動和雙指縮放的檢測與坐標(biāo)轉(zhuǎn)換計算方法
2018-02-01 16:09:411 近年來，FPGA技術(shù)發(fā)展迅速，片內(nèi)集成了PLL、硬件乘法器、存儲器，具有了實現(xiàn)優(yōu)秀算法的充足資源。許多航空電子嵌入式圖像處理系統(tǒng)是由固定的視頻源和顯示設(shè)備組成，系統(tǒng)中圖像縮放的倍率是固定的。文中針對此展開重點研究，基于FPGA硬件，實現(xiàn)固定倍率的圖像縮放。
2018-08-18 09:36:505145 大家都知道軟件設(shè)計使用軟件編程語言，例如我們熟知的C、Java等等，而FPGA設(shè)計使用的是HDL語言，例如VHDL和Verilog HDL。說的直白點，FPGA的設(shè)計就是邏輯電路的實現(xiàn)，就是把我們從
2019-12-05 07:11:002271 
大家都知道軟件設(shè)計使用軟件編程語言，例如我們熟知的C、Java等等，而FPGA設(shè)計使用的是HDL語言，例如VHDL和Verilog HDL。說的直白點，FPGA的設(shè)計就是邏輯電路的實現(xiàn)，就是把我們從
2019-12-05 07:10:004016 
對幾種常用的圖像縮放算法進行了比較，在權(quán)衡了算法復(fù)雜度、縮放效果和ＦＰＧＡ 邏輯資源等３大因素后，選擇了雙線性插值算法來實現(xiàn)圖像縮放。重點介紹了雙線性插值算法和該方法的ＦＰＧＡ 硬件實現(xiàn)方法，包括
2021-01-25 14:51:006 介紹了一種基于圖像的雙三次線性插值縮放算法的設(shè)計方法，并通過FPGA驗證了設(shè)計的可行性。重點討論了視頻縮放的插值算法，對兩種實現(xiàn)方法在硬件資源利用率及實施效率方面進行了比較并論證了塊狀插值實現(xiàn)方法的優(yōu)越性。最終設(shè)計實現(xiàn)了高分辨率實時視頻圖像的縮放。
2021-02-05 15:54:007 灰度動態(tài)范圍壓縮是一種基本的圖像增強處理方法，廣泛應(yīng)用于圖像識別，視頻監(jiān)控等領(lǐng)域中。結(jié)合這一應(yīng)用，提出了一種基于非線性變換的動態(tài)范圍壓縮算法，并且以FPGA為基礎(chǔ)，針對一幅圖像的處理進行硬件實現(xiàn)
2021-02-05 17:00:0222 本文介紹了一個自行設(shè)計的數(shù)字化x射線影像實時處理系統(tǒng)中實現(xiàn)圖像實時縮放的子系統(tǒng)。重點分析了縮放涉及的插值算法，設(shè)計并實現(xiàn)了基于FPGA的三次插值的模塊，系統(tǒng)最終實現(xiàn)了對高顯示分辨率和幀率下的x線圖像的實時縮放。
2021-03-18 16:39:004 該文在闡述了灰度圖像順序形態(tài)變換的基礎(chǔ)上，介紹了順序形態(tài)變換硬件實現(xiàn)的圖像處理系統(tǒng)．該系統(tǒng)采用DSP+FPGA的框架結(jié)構(gòu)，利用FPGA的可重構(gòu)特性將其中一片FPGA作為協(xié)處理器可以實現(xiàn)不同的圖像處理
2021-04-01 11:21:468 和scaler在FPD中工作過程的基礎(chǔ)上，采用自上而下（Top．down）的設(shè)計方法，給出了scaler的設(shè)計及FPGA驗證。該scaler支持不同分辨率圖像的縮放，且縮放模式可調(diào)，也可以以IP core的形式應(yīng)用于相關(guān)圖像處理芯片中。
2021-04-02 11:01:3329 參考。 《岡薩雷斯數(shù)字圖像處理MATLAB版》中文版（第二版） 電子版 薦讀：FPGA設(shè)計經(jīng)驗之圖像處理 基于FPGA的實時圖像邊緣檢測系統(tǒng)設(shè)計（下） FPGA設(shè)計中 Verilog HDL實現(xiàn)基本的圖像濾波處理仿真 導(dǎo)讀 圖像是用各種觀測系統(tǒng)以不同形式和手段觀測客
2021-07-13 09:30:013381 FPGA設(shè)計中DAC控制的Verilog實現(xiàn)圖文稿(ltspice 放置電源)-該文檔為FPGA設(shè)計中DAC控制的Verilog實現(xiàn)圖文稿資料，講解的還不錯，感興趣的可以下載看看…………………………
2021-07-26 12:17:0210 FPGA設(shè)計中DAC控制的Verilog實現(xiàn)(單片機電源維修)-該文檔為FPGA設(shè)計中DAC控制的Verilog實現(xiàn)資料，講解的還不錯，感興趣的可以下載看看…………………………
2021-07-26 12:18:4818 FPGA設(shè)計中DAC控制的Verilog實現(xiàn)修訂稿(空調(diào)電源芯片)-該文檔為FPGA設(shè)計中DAC控制的Verilog實現(xiàn)修訂稿資料，講解的還不錯，感興趣的可以下載看看…………………………
2021-07-26 13:13:5610 ADC0809驅(qū)動FPGA實現(xiàn)的verilog程序(通訊電源技術(shù)雜志封面)-該文檔為ADC0809驅(qū)動FPGA實現(xiàn)的verilog程序總結(jié)文檔，是一份很不錯的參考資料，具有較高參考價值，感興趣的可以下載看看………………
2021-08-31 18:33:3868 使用Matlab和Verilog實現(xiàn)fibonacci序列包括源代碼和testbench(電源技術(shù)論壇app)-使用Matlab和Verilog實現(xiàn)fibonacci序列，包括源代碼和testbench,適合感興趣的學(xué)習(xí)者學(xué)習(xí)，可以提高自己的能力，大家可以多交流哈
2021-09-16 14:41:5313 FPGA CPLD中的Verilog設(shè)計小技巧(肇慶理士電源技術(shù)有限)-FPGA CPLD中的Verilog設(shè)計小技巧? ? ? ? ? ? ? ? ?
2021-09-18 16:49:1837 的完整 Verilog 代碼 。 在這個FPGA Verilog項目中，一些簡單的處理操作都是在Verilog中實現(xiàn)的，比如反相、亮度控制和閾值操作。圖像處理操作由“parameter.v”文件選擇
2021-09-23 16:17:075361 的完整 Verilog 代碼 。 在這個FPGA Verilog項目中，一些簡單的處理操作都是在Verilog中實現(xiàn)的，比如反相、亮度控制和閾值操作。圖像處理操作由“parameter.v”文件選擇
2021-09-23 15:50:217240 公眾號自取代碼MSP430的代碼Verilog和VHDL都有，80C51的是Verilog寫的，感興趣的可以下載參考。關(guān)注公眾號：AriesOpenFPGA回復(fù)：MSP430
2021-11-20 15:06:0814 使用插值算法實現(xiàn)圖像縮放是數(shù)字圖像處理算法中經(jīng)常遇到的問題。我們經(jīng)常會將某種尺寸的圖像轉(zhuǎn)換為其他尺寸的圖像，如放大或者縮小圖像。由于在縮放的過程中會遇到浮點數(shù)，如何在FPGA中正確的處理浮點數(shù)運算是在FPGA中實現(xiàn)圖像縮放的關(guān)鍵。
2022-03-18 11:03:415929 上篇我們介紹了相關(guān)的算法原理以及外設(shè)特性，本篇我們將介紹一下基于FPGA的實時圖像邊緣檢測系統(tǒng)的實現(xiàn)方案，算法的Verilog實現(xiàn)以及最終實現(xiàn)的檢測效果。
2022-04-21 10:56:073476 
這里向大家介紹使用HLS封裝的縮放IP來實現(xiàn)視頻圖像縮放功能。將HLS封裝的縮放IP加入到OV5640圖像傳輸系統(tǒng)，驗證圖像放大和縮小功能。
2022-10-11 14:21:503512 fpga學(xué)習(xí)，verilog學(xué)習(xí)，verilog經(jīng)典學(xué)習(xí)代碼
2023-02-13 09:32:1523 FPGA需要良好的數(shù)電模電基礎(chǔ)，verilog需要良好C語言基礎(chǔ)。
2023-05-11 17:30:073318 
本文將從Verilog和邊沿檢測的基本概念入手，介紹Verilog邊沿檢測的原理和應(yīng)用代碼示例。
2023-05-12 17:05:565473 
本文主要介紹ROM和RAM實現(xiàn)的verilog代碼版本，可以借鑒參考下。
2023-05-16 16:57:423110 FPGA需要良好的數(shù)電模電基礎(chǔ)，verilog需要良好C語言基礎(chǔ)。
2023-05-22 15:04:291434 本文詳細描述了FPGA實現(xiàn)圖像去霧的實現(xiàn)設(shè)計方案，采用暗通道先驗算法實現(xiàn)，并利用verilog并行執(zhí)行的特點對算法進行了加速；
2023-06-05 17:01:451554 
注：以R起頭的是對編寫Verilog代碼的IP設(shè)計者所做的強制性規(guī)定，以G起頭的條款是建議采用的規(guī)范。每個設(shè)計者遵守本規(guī)范可鍛煉命名規(guī)范性。
2023-08-15 16:23:413428 目前TCP協(xié)議大多由cpu跑代碼實現(xiàn)， 這次用FPGA的純邏輯實現(xiàn) , System Verilog編寫,下面給大家粗略講一下我的實現(xiàn)方法，下面是工程的示意圖。
2023-08-30 10:46:431374 
JK 觸發(fā)器的 Verilog 代碼實現(xiàn)和 RTL 電路實現(xiàn)
2023-10-09 17:29:346642 
圖像縮放算法可以分為兩類：插值算法和基于變換的算法。下面是一些常見的圖像縮放算法。
2023-10-17 09:52:464830 
介紹幾種自動生成verilog代碼的方法。
2024-11-05 11:45:431677 
簡單，單采用FPGA來實現(xiàn)直方圖的統(tǒng)計就稍顯麻煩。若使用Xilinx和Altera的FPGA芯片，可以使用HLS來進行圖像的加速處理。但這暫時不是我的重點。 用C語言實現(xiàn)直方圖統(tǒng)計：unsigned
2024-12-24 10:24:461269 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評論