FPGA(現(xiàn)場可編程門陣列)，它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，一般來說比ASIC（專用集成電路）的速度要慢，實(shí)現(xiàn)同樣的功能比ASIC電路面積要大。但是FPGA內(nèi)部使用可配置邏輯模塊(CLB),輸入輸出模塊(IOB),內(nèi)部連線(interconnect)等部分組成，因此FPGA幾乎能夠?qū)崿F(xiàn)所有的數(shù)字邏輯功能芯片，包括CPU。

以某廠某系列FPGA為例，其結(jié)構(gòu)簡單描述為：

FPGA主要由大量的CLB來作為最小邏輯單元，使用內(nèi)部連線將這些最小的邏輯單元連接，完成更大的邏輯功能單元，再與這些IOB連接完成最終結(jié)果或信號的輸入輸出。

CLB的結(jié)構(gòu)簡單描述為：

每個(gè)slice內(nèi)部都包含有查找表(LUT)和寄存器(REG)，查找表本質(zhì)為一個(gè)sram，內(nèi)部存儲著數(shù)字邏輯功能的真值表，真值表(sram)的輸出連接到寄存器(REG)或者連接到別的slice里的真值表作為輸入，組合成更大的邏輯。

例如：使用2輸入查找表(即只能輸入2個(gè)信號)完成D=(A與B)或C;的邏輯功能。

由以上的例子可以看出FPGA與CPU，GPU和DSP等的工作方式有著本質(zhì)的區(qū)別，它的工作方式不再是獲取指令，解碼指令，執(zhí)行指令，而是在一個(gè)芯片內(nèi)部去以真值表為器件來畫邏輯電路圖，因此FPGA的開發(fā)屬于硬件開發(fā)，它也有布局，布線，以及因布線長度延遲等造成的競爭冒險(xiǎn)和亞穩(wěn)態(tài)等電氣特性。

從FPGA的基本結(jié)構(gòu)可以看出FPGA內(nèi)部邏輯單元，類似于人腦的神經(jīng)單元，但是由于目前FPGA的邏輯單元里的邏輯功能固化之后不能實(shí)時(shí)動態(tài)的改變，就像畫好的電路圖制成電路板之后不能動態(tài)的變化一樣，因此若是FPGA也能與人腦的神經(jīng)單元一樣，可以實(shí)時(shí)改變狀態(tài)改變里面的邏輯，則或許真正的人工智能將不再遙遠(yuǎn)，機(jī)器也將可以真正同人類一樣擁有思維。