摘要：UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA
2019-06-21 07:17:24
波特率發(fā)生器產(chǎn)生，根據(jù)預(yù)置的分頻系數(shù)，對(duì)外部時(shí)鐘進(jìn)行分頻，產(chǎn)生需要的接收或發(fā)送時(shí)鐘。將該UART 電路作為一功能塊嵌入到一個(gè)FPGA 實(shí)現(xiàn)的數(shù)據(jù)采集與處理系統(tǒng)中，成功地實(shí)現(xiàn)了和遠(yuǎn)端的PC 機(jī)進(jìn)行異步串行通信。實(shí)驗(yàn)證明該UART 電路簡(jiǎn)單，工作穩(wěn)定、可靠，可運(yùn)用于低端的異步通信。
2015-02-05 15:33:30
摘要：為了實(shí)現(xiàn)對(duì)非相干雷達(dá)的接收相參處理，基于數(shù)字穩(wěn)定校正(DSU)的原理，采用ALTERA公司的StratixⅡ系列芯片和VHDL編程語(yǔ)言，設(shè)計(jì)了一種基于FPGA的DSU硬件實(shí)現(xiàn)方法。實(shí)驗(yàn)結(jié)果表明
2019-06-28 08:27:33
摘 要:提出了一種基于FPGA的任意鎖相倍頻算法。通過(guò)對(duì)倍頻系統(tǒng)總體結(jié)構(gòu)的分析,提出了實(shí)現(xiàn)該算法的原理及其具體的設(shè)計(jì)方法,同時(shí)提供了一個(gè)基于FPGA器件完成的設(shè)計(jì)實(shí)例。仿真和實(shí)測(cè)結(jié)果表明了該算法的正確性及可實(shí)現(xiàn)性,并在實(shí)際的項(xiàng)目中驗(yàn)證了該算法的良好性能。
2013-12-04 22:29:00
中，數(shù)字信號(hào)處理系統(tǒng)經(jīng)常要進(jìn)行高速、高精度的FFF運(yùn)算?，F(xiàn)場(chǎng)可編程邏輯陣列(FPGA)是一種可定制集成電路，具有面向數(shù)字信號(hào)處理算法的物理結(jié)構(gòu)。用FPGA實(shí)現(xiàn)FFT處理器具有硬件系統(tǒng)簡(jiǎn)單、功耗低的優(yōu)點(diǎn)
2019-07-03 07:56:53
設(shè)計(jì)了一種多通道頻率測(cè)量系統(tǒng)。系統(tǒng)由模擬開(kāi)關(guān)、信號(hào)調(diào)理電路、FPGA、總線驅(qū)動(dòng)電路構(gòu)成，實(shí)現(xiàn)對(duì)頻率信號(hào)的分壓、放大、濾波、比較、測(cè)量，具備回路自測(cè)試功能，可與主設(shè)備進(jìn)行數(shù)據(jù)交互，具有精度高、可擴(kuò)展
2019-06-27 07:23:11
本帖最后由 lee_st 于 2017-11-22 08:28 編輯
摘 要: FFT 運(yùn)算在OFDM 系統(tǒng)中起調(diào)制和解調(diào)的作用。針對(duì)OFDM 系統(tǒng)中FFT 運(yùn)算的要求, 研究了一種易于
2017-11-21 15:55:13
日益成為系統(tǒng)的關(guān)鍵部件。本文介紹一種基于FPGA的電機(jī)控制系統(tǒng)，用于控制三坐標(biāo)測(cè)量機(jī)電機(jī)運(yùn)行。1:控制系統(tǒng)概述系統(tǒng)主要由PC控制電路驅(qū)動(dòng)器和電機(jī)組成。系統(tǒng)結(jié)構(gòu)圖見(jiàn)圖1.其中PC，由VC++實(shí)現(xiàn)用戶界面，發(fā)...
2022-02-17 06:22:51
1、在FPGA中實(shí)現(xiàn)串口協(xié)議的設(shè)計(jì)在FPGA中實(shí)現(xiàn)串口協(xié)議，通過(guò)Anlogic_FPGA開(kāi)發(fā)板上的“UART2USB”口接收從計(jì)算機(jī)發(fā)來(lái)的數(shù)據(jù)。實(shí)驗(yàn)設(shè)計(jì)思路UART串口是一種類似于USB、VGA
2022-07-19 11:09:48
UART是什么？有何功能？如何去實(shí)現(xiàn)一種UART串口通信呢？
2022-01-26 07:58:33
SPI總線協(xié)議是什么？如何去實(shí)現(xiàn)一種SPI接口電路？
2021-05-28 07:08:15
一種基于P89C61x2和ISP1581的USB接口電路的設(shè)計(jì)與實(shí)現(xiàn)
2021-05-27 06:57:43
五種波形發(fā)生電路是由哪些部分組成的？五種波形發(fā)生電路的設(shè)計(jì)要求有哪些呢？如何去實(shí)現(xiàn)一種五種波形發(fā)生電路的設(shè)計(jì)呢？
2021-11-02 09:47:36
交通燈電路實(shí)現(xiàn)的功能有哪些？如何去實(shí)現(xiàn)一種交通燈電路的設(shè)計(jì)呢？
2021-11-02 09:25:42
基于FPGA的SDRAM控制器包括哪些部分呢？如何去實(shí)現(xiàn)一種基于FPGA的SDRAM控制器設(shè)計(jì)呢？
2021-11-04 06:47:44
FPGA芯片是由哪些部分組成的？如何去實(shí)現(xiàn)一種基于FPGA芯片的可重構(gòu)數(shù)字電路設(shè)計(jì)？
2021-11-05 08:38:57
什么是射頻電路？射頻電路如何布局？如何去實(shí)現(xiàn)一種射頻電路的設(shè)計(jì)？射頻電路設(shè)計(jì)的常見(jiàn)問(wèn)題有哪些？
2021-06-21 08:11:36
如何去實(shí)現(xiàn)一種電流幅度的電路設(shè)計(jì)呢？
2021-06-04 07:31:58
計(jì)時(shí)顯示電路主要有哪幾個(gè)模塊組成的？如何去實(shí)現(xiàn)一種計(jì)時(shí)顯示電路的設(shè)計(jì)呢？
2021-11-03 06:38:26
如何去實(shí)現(xiàn)一種通訊電路的設(shè)計(jì)？
2021-06-02 06:08:18
一種FPGA與DSP的高速通信接口設(shè)計(jì)與實(shí)現(xiàn)方案
2021-06-02 06:07:16
本文介紹一種以FPGA為核心，設(shè)計(jì)了一種基于FPGA的數(shù)字秒表？
2021-05-10 06:40:32
介紹一種在FPGA上實(shí)現(xiàn)的單精度浮點(diǎn)加法運(yùn)算器，運(yùn)算器算法的實(shí)現(xiàn)考慮了FPGA器件本身的特點(diǎn)，算法處理流程的拆分和模塊的拆分，便于流水設(shè)計(jì)的實(shí)現(xiàn)。
2021-04-29 06:27:09
分布式的濾波器算法是什么？一種基于FPGA分布式算法的濾波器設(shè)計(jì)實(shí)現(xiàn)
2021-04-29 07:13:23
求一種基于FPGA滑動(dòng)相關(guān)法偽碼捕獲的研究與實(shí)現(xiàn)
2021-04-30 06:52:27
本文提出了一種基于FPGA的誤碼率測(cè)試儀的方案，使用一片Altera公司的Cyclone系列的FPGA（EP1C6-144T）及相關(guān)的外圍電路，實(shí)現(xiàn)誤碼測(cè)試功能，主控計(jì)算機(jī)可以通過(guò)FPGA內(nèi)建的異步串行接口（UART）配置誤碼測(cè)試儀并讀取誤碼信息，由計(jì)算機(jī)完成誤碼分析。
2021-05-08 06:13:47
求大佬分享一種基于FPGA的OLED真彩色動(dòng)態(tài)圖像顯示的實(shí)現(xiàn)方法
2021-06-01 06:38:14
求大神分享一種高速突發(fā)模式誤碼測(cè)試儀的FPGA實(shí)現(xiàn)方案
2021-04-29 06:58:18
請(qǐng)問(wèn)怎樣去實(shí)現(xiàn)一種基于FPGA的矩陣運(yùn)算？
2021-06-22 07:00:19
設(shè)計(jì)了一種基于DSP 和FPGA 的雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)信號(hào)進(jìn)行分選識(shí)別。系統(tǒng)利用FPGA 采集信號(hào)的特征參數(shù)以及對(duì)參數(shù)進(jìn)行預(yù)處理；采用了累積差值直方圖算法，根據(jù)信號(hào)脈
2009-07-16 10:52:25
26 文章介紹了一種采基于FPGA 實(shí)現(xiàn)UART電路的方法，并對(duì)系統(tǒng)結(jié)構(gòu)進(jìn)行了模塊化分解以適應(yīng)自頂向下的設(shè)計(jì)方法。采用有限狀態(tài)機(jī)對(duì)接收器模塊和發(fā)送器模塊進(jìn)行了設(shè)計(jì)，所有功能的
2009-08-15 09:27:5546 文章介紹了一種在現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）上實(shí)現(xiàn)UART 的方法。UART 的波特率可設(shè)置調(diào)整，工作狀態(tài)可讀取。系統(tǒng)結(jié)構(gòu)進(jìn)行了模塊化分解，使之適應(yīng)自頂向下（Top-Down）的設(shè)計(jì)
2009-08-21 11:35:0352 本文討論了一種可在FPGA 上實(shí)現(xiàn)的FFT 結(jié)構(gòu)。該結(jié)構(gòu)采用基于流水線結(jié)構(gòu)和快速并行乘法器的蝶形處理器。乘法器采用改進(jìn)的Booth 算法，簡(jiǎn)化了部分積符號(hào)擴(kuò)展，使用Wallace 樹(shù)結(jié)構(gòu)和4-2
2009-09-11 15:46:4016 一種小功率步進(jìn)電機(jī)驅(qū)動(dòng)電路的設(shè)計(jì)與實(shí)現(xiàn): 步進(jìn)電機(jī)驅(qū)動(dòng)電路的核心部分是環(huán)行脈沖分配器. 本文給出了一種兩相永磁式步進(jìn)電機(jī)驅(qū)動(dòng)電路的設(shè)計(jì)方案. 它包括基于E2PROM和可逆計(jì)
2009-09-21 08:38:5182 UART 是廣泛使用的串行數(shù)據(jù)通訊電路。本設(shè)計(jì)包含UART 發(fā)送器、接收器和波特率發(fā)生器。設(shè)計(jì)應(yīng)用EDA 技術(shù)，基于FPGA/CPLD 器件設(shè)計(jì)與實(shí)現(xiàn)UART。關(guān)鍵詞 ：FPGA/CPLD；UART；VHDLUART（即U
2009-09-29 08:01:2024 一種基于FPGA的圖像中值濾波器的硬件實(shí)現(xiàn):隨著超大規(guī)模集成電路(VLSI) 技術(shù)的不斷發(fā)展,圖像的并行處理技術(shù)也得到飛速發(fā)展?，F(xiàn)場(chǎng)可編程門(mén)陣列(FPGA) 是在專用集成電路(ASIC) 的基礎(chǔ)
2009-11-01 15:18:4131 本文設(shè)計(jì)了一種基于 FPGA 的UART 核，該核符合串行通信協(xié)議，具有模塊化、兼容性和可配置性，適合于SoC 應(yīng)用。設(shè)計(jì)中使用Verilog HDL 硬件描述語(yǔ)言在Xilinx ISE 環(huán)境下進(jìn)行設(shè)計(jì)、仿真，
2009-11-27 15:48:5120 一種基于FPGA 的可重構(gòu)密碼芯片的設(shè)計(jì)與實(shí)現(xiàn)楊曉輝， 戴紫彬解放軍信息工程大學(xué) 電子技術(shù)學(xué)院，河南 鄭州 450004來(lái)源：電子技術(shù)應(yīng)用摘 要： 介紹了SHA-1、SHA224 及SHA256
2010-02-05 08:25:5236 利用 FPGA 實(shí)現(xiàn)UART 的設(shè)計(jì)引 言隨著計(jì)算機(jī)技術(shù)的發(fā)展和廣泛應(yīng)用，尤其是在工業(yè)控制領(lǐng)域的應(yīng)用越來(lái)越廣泛，計(jì)算機(jī)通信顯的尤為重要。串行通信雖然使設(shè)備之間的連線大為減
2010-03-24 09:23:4049 全雙工異步串行通信在TMS320C55xDSP上的通常實(shí)現(xiàn)方式是利用DSP的McBSP接口加外接芯片實(shí)現(xiàn)，這種設(shè)計(jì)方法增加了實(shí)現(xiàn)UART的硬件成本和電路設(shè)計(jì)復(fù)雜度。提出了一種直接利用DSP的MCBSP接
2010-07-27 17:03:1926 文章介紹了一種在現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）上實(shí)現(xiàn)UART 的方法。首先闡述了UART 異步串行通信原理，然后介紹了實(shí)現(xiàn)UART異步串行通信的硬件接口電路及各部分硬件模塊，以及用硬件
2010-08-06 16:24:1355 串行外設(shè)都會(huì)用到RS232-C異步串行接口，傳統(tǒng)上采用專用的集成電路即UART實(shí)現(xiàn)，如TI、EXAR、EPIC的550、452等系列，但是我們一般不需要使用完整的UART的功能
2006-05-26 21:52:09
895 
一種交織器和解交織器的FPGA電路實(shí)現(xiàn)
交織和解交織是組合信道糾錯(cuò)系統(tǒng)的一個(gè)重要環(huán)節(jié)，交織器和解交織器的實(shí)現(xiàn)方法有多種。本文利用Altera公司開(kāi)發(fā)的Quartus軟
2009-02-08 23:21:591909 
摘 要 ：UART是廣泛使用的串行數(shù)據(jù)通訊電路。本設(shè)計(jì)包含UART發(fā)送器、接收器和波特率發(fā)生器。設(shè)計(jì)應(yīng)用EDA技術(shù)，基于FPGA/CPLD器件設(shè)計(jì)與實(shí)現(xiàn)UART。
2009-06-20 13:14:521267 
串行外設(shè)都會(huì)用到RS232-C異步串行接口，傳統(tǒng)上采用專用的集成電路即UART實(shí)現(xiàn)，如TI、EXAR、EPIC的550、452等系列，但是我們一般不需要使用完整的UART的功能，而且對(duì)于多串
2009-06-20 13:22:57937 
Boost電路的一種軟開(kāi)關(guān)實(shí)現(xiàn)方法
摘要：提出了一種Boost電路軟開(kāi)關(guān)實(shí)現(xiàn)方法，即同步整流加上電感電流反向。根據(jù)兩個(gè)開(kāi)關(guān)管實(shí)現(xiàn)軟
2009-07-11 10:12:109496 
在FPGA上設(shè)計(jì)并實(shí)現(xiàn)了一種用于直線檢測(cè)快速HOUGH變換方法。使用分類濾波器把直線目標(biāo)分成多個(gè)方向，使多個(gè)方向上的運(yùn)算在空間上實(shí)現(xiàn)了并行處理；在每個(gè)方向上，設(shè)計(jì)實(shí)現(xiàn)了一種用于HOUGH變換的流水線處理結(jié)構(gòu)；提出了一種基于直方圖統(tǒng)計(jì)的兩階段搜索算法。大
2011-03-16 13:57:5937 SPI 串行總線是一種常用的標(biāo)準(zhǔn)接口,其使用簡(jiǎn)單方便而且占用系統(tǒng)資源少,應(yīng)用相當(dāng)廣泛。本文將介紹一種新的通用的SPI 總線的FPGA 實(shí)現(xiàn)方法。
2011-09-09 11:58:2767 隨著FPGA的廣泛應(yīng)用，經(jīng)常需要FPGA與其他數(shù)字系統(tǒng)進(jìn)行串行通信，專用的UART集成電路如8250,8251等是比較復(fù)雜的，因?yàn)閷Ｓ玫?b class="flag-6" style="color: red">UART集成電路既要考慮異步的收發(fā)功能，又要兼容RS232接口設(shè)計(jì)
2011-09-16 11:57:435053 
針對(duì)在自動(dòng)控制系統(tǒng)設(shè)計(jì)領(lǐng)域和通信領(lǐng)域中有著廣泛運(yùn)用的AD7862芯片, 介紹了一種基于FPGA 的驅(qū)動(dòng)接口電路的設(shè)計(jì)。闡述了AD7862的特點(diǎn)及基本功能, 以及基于這些功能特點(diǎn)的驅(qū)動(dòng)時(shí)序, 并以
2011-10-11 18:35:095743 
本文提出了一種用FPGA實(shí)現(xiàn)糾錯(cuò)編碼的設(shè)計(jì)思想，并以Altera MAX+PluslI為硬件開(kāi)發(fā)平臺(tái)。利用FPGA編程的特點(diǎn)，用軟件編程方法，很好的解決了糾錯(cuò)編碼中存在的碼速變換和實(shí)時(shí)性問(wèn)題，實(shí)現(xiàn)
2011-11-10 17:10:5961 UART 是廣泛使用的串行數(shù)據(jù)通訊電路。本設(shè)計(jì)包含UART 發(fā)送器、接收器和波特率發(fā)生器。設(shè)計(jì)應(yīng)用EDA 技術(shù)，基于FPGA/CPLD 器件設(shè)計(jì)與實(shí)現(xiàn)UART。
2011-12-17 00:15:0059 提出了一種新的二維DCT和IDCT的FPGA實(shí)現(xiàn)結(jié)構(gòu)，采用行列快速算法將二維算法分解為兩個(gè)一維算法實(shí)現(xiàn)，其中每個(gè)一維算法采用并行的流水線結(jié)構(gòu)，每一個(gè)時(shí)鐘處理8個(gè)數(shù)據(jù)，大大提高電路
2012-01-12 10:35:5459 誤碼儀是評(píng)估信道性能的基本測(cè)量?jī)x器。本文介紹的誤碼儀結(jié)合FPGA 的特點(diǎn)，采用全新的積分式鑒相結(jié)構(gòu)，提出了一種新的誤碼測(cè)試方法，經(jīng)多次測(cè)試驗(yàn)證，方案可行，設(shè)計(jì)的系統(tǒng)穩(wěn)定。
2012-05-02 14:31:021292 
設(shè)計(jì)了一種基于NiosⅡ的UART系統(tǒng)，采用軟硬件協(xié)作設(shè)計(jì)的思想調(diào)用了UART核并通過(guò)編譯相關(guān)軟件驅(qū)動(dòng)的方式實(shí)現(xiàn)RS232協(xié)議的通信。首先介紹了UART的協(xié)議原理，然后描述了基本的硬件構(gòu)造和
2012-09-25 14:21:0245 分析了FPGA器件發(fā)生單粒子效應(yīng)的空間分布特性，設(shè)計(jì)并實(shí)現(xiàn)了一種面向FPGA單粒子軟錯(cuò)誤的檢測(cè)電路。將該電路放置在FPGA待檢測(cè)電路的附近，利用單粒子效應(yīng)的空間特性，則可以根據(jù)檢測(cè)模塊的狀態(tài)變化
2015-12-31 09:25:138 一種基于FPGA的以太網(wǎng)高速傳輸平臺(tái)，采用DM9000和FPGA芯片，實(shí)現(xiàn)100M以太網(wǎng)數(shù)據(jù)傳輸
2016-02-25 14:45:5617 一種密鑰可配置的DES加密算法的FPGA實(shí)現(xiàn)
2016-05-11 11:30:1911 一種基于DSP脈寬調(diào)制電路實(shí)現(xiàn)方法的研究
2016-06-17 16:48:1214 一種圖像動(dòng)態(tài)范圍壓縮算法及其FPGA實(shí)現(xiàn)，感興趣的小伙伴們可以看一看。
2016-09-14 17:17:075 一種CCD圖像相關(guān)處理系統(tǒng)的FPGADSP實(shí)現(xiàn)，感興趣的小伙伴們可以看一看。
2016-09-14 17:17:0725 一種改進(jìn)的NLMS自適應(yīng)濾波器的FPGA實(shí)現(xiàn)_趙茂林
2017-01-08 10:30:292 一種混沌網(wǎng)絡(luò)簡(jiǎn)單電路實(shí)現(xiàn)
2017-01-19 21:22:5412 一種高速卷積編解碼器的FPGA實(shí)現(xiàn)
2017-02-07 15:05:0022 一種基于FPGA的ZigBee物理層發(fā)射機(jī)的數(shù)字基帶實(shí)現(xiàn)方案_陳迪平
2017-03-14 16:54:586 由于同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器SDRAM內(nèi)部結(jié)構(gòu)原因?qū)е缕淇刂七壿嫳容^復(fù)雜?，F(xiàn)場(chǎng)可編程邏輯門(mén)陣列FPGA作為一種半定制電路具有速度快、內(nèi)部資源豐富、可重構(gòu)等優(yōu)點(diǎn)。本文設(shè)計(jì)了一種基于FPGA的SDRAM
2017-11-18 12:42:032520 
。本文應(yīng)用FPGA設(shè)計(jì)實(shí)現(xiàn)一種快速響應(yīng)的看門(mén)狗電路,可以對(duì)單片機(jī)、DSP、微處理器等電路提供快速響應(yīng)監(jiān)控。在該電路中,整體設(shè)計(jì)使用了FPGA器件,使得電路的整體性能和速度得到了極大的提高。
2017-11-23 10:35:527212 提出了一種基于FPGA的時(shí)鐘跟蹤環(huán)路的設(shè)計(jì)方粢，該方粢簡(jiǎn)化了時(shí)鐘跟蹤環(huán)路的結(jié)構(gòu)，降低了時(shí)鐘調(diào)整電路的復(fù)雜度。實(shí)際電路測(cè)試結(jié)果表明，該方集能夠使接收機(jī)時(shí)鐘快速準(zhǔn)確地跟蹤發(fā)射機(jī)時(shí)鐘的變化，且時(shí)鐘抖動(dòng)小、穩(wěn)準(zhǔn)度高、工作穩(wěn)定可靠。
2017-11-30 15:10:205 本文主要介紹了一種基于FPGA的數(shù)字頻譜儀設(shè)計(jì)與實(shí)現(xiàn)，該系統(tǒng)主要由信號(hào)采集模塊、高速FFT模塊以及LCD顯示模塊組成。信號(hào)采集模塊以AD9226芯片為核心，配合前置抗混疊濾波電路實(shí)現(xiàn)信號(hào)采集；高速FFT模塊在FPGA開(kāi)發(fā)系統(tǒng)通過(guò)編程實(shí)現(xiàn)；LCD顯示模塊選擇4.3寸TFT液晶屏，實(shí)現(xiàn)可視化界面。
2017-12-25 09:46:4814523 
便攜式、小型的儀表和設(shè)備是一個(gè)非常重要的應(yīng)用領(lǐng)域，在未來(lái)一段時(shí)間內(nèi)會(huì)有比較大的市場(chǎng)。而FPGA等現(xiàn)場(chǎng)可編程器件也是正在興起與普及的一種器件，把FPGA更好地運(yùn)用到上述儀表和設(shè)備中，可以減少這些儀器、設(shè)備的開(kāi)發(fā)周期，大幅度提升這些儀器的性能，減少總成本和體積等。
2019-06-10 08:01:003653 般FPGA芯片卻沒(méi)有這個(gè)特點(diǎn)，所以使用FPGA作為處理器可以有兩個(gè)選擇，第一個(gè)選擇是使用UART芯片進(jìn)行串并轉(zhuǎn)換，第二個(gè)選擇是在FPGA內(nèi)部實(shí)現(xiàn)UART功能。
2019-10-18 07:54:003398 
由于FPGA的功能日益強(qiáng)大，開(kāi)發(fā)周期短、可重復(fù)編程等優(yōu)點(diǎn)也越來(lái)越明顯，可以在FPGA芯片上集成UART功能模塊，從而簡(jiǎn)化電路，縮小PCB面積，提高系統(tǒng)可靠性。此外，FPGA的設(shè)計(jì)具有很高的靈活性
2019-02-26 15:46:521337 
UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成到FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA
2020-07-07 15:51:0512 UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成到FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA的UART
2020-07-07 17:28:0310 UART即通用異步收發(fā)器，傳統(tǒng)上采用多功能的專用集成電路實(shí)現(xiàn)。但是在一般的使用中往往不需要完整的UART的功能，比如對(duì)于多串口的設(shè)備或需要加密通訊的場(chǎng)合使用專用集成電路實(shí)現(xiàn)的UART就不是最合適
2021-04-27 14:07:259 一種基于FPGA的MSK調(diào)制器設(shè)計(jì)與實(shí)現(xiàn)說(shuō)明。
2021-04-27 14:08:4122 一種基于FPGA的分頻器的實(shí)現(xiàn)說(shuō)明。
2021-05-25 16:57:0816 基于FPGA的UART模塊設(shè)計(jì)與實(shí)現(xiàn)介紹說(shuō)明。
2021-06-01 09:43:3020 FPGA_ASIC-一種改進(jìn)的2D-DCT的FPGA實(shí)現(xiàn)(核達(dá)中遠(yuǎn)通電源技術(shù)有限公司招聘文員嗎?)-該文檔為FPGA_ASIC-一種改進(jìn)的2D-DCT的FPGA實(shí)現(xiàn)講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
2021-09-16 10:35:544 一種基于FPGA 實(shí)現(xiàn)的800G信號(hào)處理平臺(tái)
2023-07-31 10:23:11766 
電子發(fā)燒友網(wǎng)站提供《一種RFID密集天線切換電路的實(shí)現(xiàn).pdf》資料免費(fèi)下載
2023-10-23 10:23:580 電子發(fā)燒友網(wǎng)站提供《一種均衡充電管理電路的實(shí)現(xiàn)方案.doc》資料免費(fèi)下載
2023-11-14 10:27:441
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論