在Altera Cyclone II 平臺上采用“自頂向下”的模塊化設(shè)計思想及VHDL 硬件描述語言，設(shè)計了串行通信控制系統(tǒng)。在Quartus II 軟件上編譯、仿真后下載到FPGA 芯片EP2C5Q208 上，進行在線編程調(diào)試，實現(xiàn)了串行通信控制功能?；贔PGA 的系統(tǒng)設(shè)計調(diào)試維護方便、可靠性高，而且設(shè)計具有靈活性，可以方便地進行擴展和移植。

　　基于現(xiàn)場可編程門陣列FPGA 的系統(tǒng)開發(fā)可以廣泛應(yīng)用于各行各業(yè)，ASIC 設(shè)計、通信、控制、電力電子等。其主要優(yōu)點有： 設(shè)計周期短、功耗低， 可實現(xiàn)更高集成度的數(shù)字系統(tǒng)和嵌入式系統(tǒng)等。用戶可對FPGA 內(nèi)部的邏輯模塊和I/O 模塊重新進行配置， 以實現(xiàn)數(shù)字邏輯電路以及基于FPGA 的SRAM、查找表（LUT） 等。FPGA 還具有靜態(tài)可重復(fù)編程和動態(tài)在系統(tǒng)重構(gòu)的特性， 使得硬件的功能可以像軟件一樣通過編程來修改， 從而提高設(shè)計的可靠性、穩(wěn)定性和靈活性。傳統(tǒng)的設(shè)計中，F(xiàn)PGA 的功能僅局限于集成電路的應(yīng)用和驗證， 然而隨著電子技術(shù)的迅猛發(fā)展， 集成度更高， 功耗更低， 基于FPGA 的電路設(shè)計將發(fā)揮出更大的優(yōu)勢， 使得在一片F(xiàn)PGA 中實現(xiàn)一個完備的數(shù)字處理系統(tǒng)成為可能［ 1 -3］。本文提出的基于FPGA 的串行通信控制系統(tǒng)的設(shè)計與實現(xiàn)， 是在Altera公司的FPGA Cyclone II 芯片EP2C5 的基礎(chǔ)上實現(xiàn)的，運用VHDL 語言編程， 在Quartus II 軟件上進行編譯、仿真， 最終在FPGA 開發(fā)板上成功實現(xiàn)下載和調(diào)試驗證。

　　串行通信控制系統(tǒng)的基本原理

　　基本的通信方式可分為并行通信和串行通信兩種。并行通信就是數(shù)據(jù)以成組的方式在多個并行信道上同時傳輸； 而串行通信則是在傳輸過程中， 二進制數(shù)據(jù)一位一位的通過一條通信信道， 并且按照規(guī)定的規(guī)程依次傳輸， 實現(xiàn)計算機與計算機或計算機與外部設(shè)備之間的通信（ 數(shù)據(jù)交換）。由于串行通信的收發(fā)方都只需要一條數(shù)據(jù)線， 比較容易實現(xiàn)， 而且長距離傳輸時也更加可靠，因此其應(yīng)用十分廣泛。