通過電路板版圖分析來降低抖動:大部分高速數(shù)字產(chǎn)品都使用時鐘來進(jìn)行系統(tǒng)定時同步，在一個時鐘周期中必須完成一系列操作，包括一個邏輯深度內(nèi)的所有門切換時延、芯片內(nèi)部以及芯片之間的傳播時延、互連引起的上升時間或充電時延、建立和保持時間，以及時鐘與數(shù)據(jù)線之間的偏差等等。定時預(yù)算負(fù)責(zé)給每個時延源分配時間。本文介紹在滿足功能要求的前提下，如何解決高速數(shù)字設(shè)計產(chǎn)品中定時預(yù)算、噪聲預(yù)算和EMC測試要求所面臨的挑戰(zhàn)。
抖動指的是從一個周期到下一個周期之間，時鐘或數(shù)據(jù)沿到達(dá)時間的變化。信號傳播時延源可能是隨機性的(當(dāng)這個抖動無法預(yù)測時)，也可能是確定性的(當(dāng)抖動量大小能夠預(yù)測時，如當(dāng)上升時間可與位周期相比時符號間干擾引起的抖動)。最后，設(shè)計人員必須給定時預(yù)算增加一個“裕量”，用來補償無法準(zhǔn)確預(yù)測的所有其他因素。不確定性越多，意味著需要越大的裕量來確保產(chǎn)品正確工作。
隨著時鐘頻率的提高，時鐘周期變得越來越短。設(shè)計人員努力通過縮減定時預(yù)算中每個項目的時間分配來達(dá)到更高的時鐘頻率目標(biāo)。設(shè)計人員越能準(zhǔn)確預(yù)計定時預(yù)算中的每項因素，需要的裕量就越小。裕量減小之后，相應(yīng)地就能允許在繼續(xù)滿足定時預(yù)算的前提下來縮短時鐘周期。
有一種確定性抖動是來自于總線中相鄰導(dǎo)線之間的串?dāng)_(即使在低損耗互連中也不例外)。采用能夠預(yù)測串?dāng)_的互連模型和一種能夠分析定時中串?dāng)_效應(yīng)的優(yōu)秀仿真器，設(shè)計人員可以準(zhǔn)確預(yù)測串?dāng)_引起的確定性抖動，從而可以將抖動預(yù)算降到最低并減小裕量。通過認(rèn)識串?dāng)_引起的抖動來源，可以將其影響降到最低，并采取成本與性能之間的折中，使最終產(chǎn)品實現(xiàn)最優(yōu)化。
串?dāng)_引起的抖動
當(dāng)某根數(shù)據(jù)位導(dǎo)線上信號的到達(dá)時間受到相鄰數(shù)據(jù)位導(dǎo)線上同時出現(xiàn)信號的影響時，便會發(fā)生串?dāng)_引起的抖動。
例如，考察一條包含三個數(shù)據(jù)位的簡單總線(圖1)，每根數(shù)據(jù)位導(dǎo)線為一條9英寸長的50歐姆表層線(線寬和間隔都是5 mil)。這條總線的中央數(shù)據(jù)位線將成為受擾線。設(shè)計人員可以在三種相應(yīng)的條件下仿真接收器端的信號到達(dá)時間。可以仿真所有兩根“入侵線”，即受擾線兩側(cè)的相鄰數(shù)據(jù)位線，分別讓它們停止傳輸信號、傳輸與受擾線相同的數(shù)據(jù)位，或傳輸與受擾線相反的數(shù)據(jù)位信號。仿真結(jié)果顯示，受擾線上信號的到達(dá)時間與仿真條件有關(guān)(參見圖2)。當(dāng)其他數(shù)據(jù)位線停止傳輸信號時，總的時延為1.5ns左右，而其他兩種條件下，根據(jù)總線上所傳輸?shù)臄?shù)據(jù)位模式，信號的到達(dá)時間變化為 ±0.1ns，或者說約為總時延的7％。
當(dāng)“入侵線”與“受擾線”驅(qū)動同樣的數(shù)據(jù)位時，受擾線上的時延增大。當(dāng)“入侵線”上的數(shù)據(jù)位相反時，受擾線上的時延減小。如果在定時預(yù)算中忽略了這種形式的確定性抖動，產(chǎn)品就有可能出現(xiàn)故障(或者必須將所需的裕量增大)。耦合的容性或感性電流加到安靜的導(dǎo)線上，將會影響到達(dá)時間和串?dāng)_引起的確定性抖動。雖然遠(yuǎn)端串?dāng)_和串?dāng)_引起的確定性抖動來源相同，但抖動幅度與總串?dāng)_無關(guān)，也與上升時間無關(guān)。信號傳播速度的變化導(dǎo)致了串?dāng)_引起的確定性抖動，設(shè)計人員可以通過仔細(xì)設(shè)計來將其消除。設(shè)計一個包含大量串?dāng)_，卻沒有確定性抖動的系統(tǒng)是有可能的。
確定性抖動與信號速度
95%以上的電路板使用FR4材料。信號通過一條均質(zhì)傳輸線的傳播時延僅僅與信號傳播時所面對的有效介電常數(shù)(kEFF)相關(guān)。如果kEFF約為3.5 (FR4表層線中的kEFF可能就是這個值)，則信號的傳播速度大致為：12 英寸/ns/=6.4 英寸/ns。例如，一條9英寸長導(dǎo)線的時延約為：長度/6.4英寸/ns=9/6.4=1.4 ns。如果再加上因2pF輸入門電容引起的上升時間變長而導(dǎo)致的0.1ns左右的時延，就得到了約1.5ns的總傳播時延。
由總線上位模式引起的kEFF的任何變化都將影響所有數(shù)據(jù)線上的信號速度，而信號速度影響傳播時延，反過來又會對抖動產(chǎn)生影響。但相鄰信號線上的位模式怎么會影響受擾線上信號所面對的kEFF呢？答案全在于邊緣場線。
當(dāng)一條表層線導(dǎo)線與周圍導(dǎo)線距離較遠(yuǎn)且相互隔離時(圖3)，沿這條導(dǎo)線傳播的信號的一些場線將僅僅分布在導(dǎo)線材料內(nèi)部，而另一些場線則穿越空氣分布在信號與返回路徑之間。延伸到導(dǎo)線寬度之外的場線稱為邊緣場線。在一條50歐姆的FR4表層線中，信號與返回路徑之間的電容約有一半是由邊緣場引起的。
相鄰入侵信號線的存在會影響受擾線的邊緣場分布，具體情況取決于入侵線上的位模式。當(dāng)兩根入侵線攜帶與受擾線相同的數(shù)據(jù)位時，所有三條信號線上的電壓相同，導(dǎo)線上方空氣中的邊緣場線很少。