TMS320C55x DSP是一種高性能的數(shù)字信號處理器，其強大的并行處理能力能夠進一步提高其運算能力。本文介紹了C55xDSP的內核結構以及用戶自定義并行指令時必須遵守如下3條并行處理基本規(guī)則，并介紹了6種典型的并行處理應用。利用本文介紹的方法使用并行處理能力將有效提高程序執(zhí)行效率，同時降低系統(tǒng)功耗。
　　德州儀器公司（TI）的TMS320C55x（簡稱C55x）DSP內核是在TMS320C54x（簡稱C54x）基礎上開發(fā)出來的，并可以兼容C54x的源代碼。C55x的內核電壓降到了1V，功耗降到0.05mW/MIPS，是C54x的1/6。C55x的運行時鐘可以達到 200MHz，是C54x的兩倍，再加上C55x在C54x結構上作了相當大的擴展，程序執(zhí)行時可以大量采用并行處理，這樣使得C55x的實際運算能力可以達到300MIPS以上。
　　C55x DSP已越來越多地應用于各種手持便攜終端當中。以下我們將通過詳細介紹C55x的CPU內核結構，討論其并行處理技術的應用。
　　C55x DSP內核結構
　　C55x DSP是一款采用改良型哈佛結構，高度模塊化的數(shù)字信號處理器擁有比普通DSP更為豐富的硬件資源，能夠有效提高運算能力。其內核結構如圖1所示。
　　
　　圖1
　　整個處理器內部分為5個大的功能單元：存儲器緩沖單元（M單元）、指令緩沖單元（I單元）、程序控制單元（P單元）、地址生成單元（A單元）和數(shù)據(jù)計算單元（D 單元），各個功能單元之間通過總線連接。C55x DSP中有1條32位程序數(shù)據(jù)總線（P總線），1條24位程序地址總線（PA總線），5條16位的數(shù)據(jù)總線（B、C、D、E、F總線）和5條24位的數(shù)據(jù)地址總線（BA、CA、DA、EA、FA總線）。這種高度模塊化的多總線結構使得C55x DSP擁有超強的并行處理能力。［next］
　　M單元主要管理數(shù)據(jù)區(qū)（包括I/O數(shù)據(jù)區(qū)）與中央處理器（CPU）之間的數(shù)據(jù)傳送，使得高速CPU與外部相對低速的存儲器之間在吞吐量上的瓶頸可以得到一定程度的緩解。
　　I單元從程序數(shù)據(jù)總線接收程序代碼，并將其放入指令緩沖隊列（IBQ）中，然后利用指令譯碼器將指令緩沖隊列中的程序代碼進行譯碼，最后再將譯碼后的指令送給P單元、A單元、D單元進行處理。