隨著無人機（UAV）、聲納、雷達、信號情報（SIGINT）以及軟件定義無線電（SDR） 等波形密集型應(yīng)用中的信號處理需求不斷攀升，多個數(shù)字信號處理器（DSP）內(nèi)核的使用已成為重要的實現(xiàn)手段。多核功能與不斷豐富的IP內(nèi)核及開發(fā)工具相結(jié)合可實現(xiàn)優(yōu)異的系統(tǒng)架構(gòu)。所有這些應(yīng)用都需要多核DSP來滿足關(guān)鍵任務(wù)行業(yè)的各種需求，其中包括更強大的功能性（更快的處理速度）、更精細的分辨率以及更高的精度。過去，處理器性能的改善是通過工藝節(jié)點升級及提高運行時鐘頻率來實現(xiàn)的。然而，發(fā)展小型工藝節(jié)點和提高時鐘頻率并不是提高性能的低功耗捷徑。在單個裸片中集成多核的這個方法可在更低的時鐘頻率及功耗下實現(xiàn)所需的高性能。
　　多核DSP以片上系統(tǒng)（SoC）形式設(shè)計，包含網(wǎng)絡(luò)協(xié)處理器、安全加速器或FFT加速器等功能。為了滿足軍事應(yīng)用的性能與成本需求，多核DSP應(yīng)：
　　1. 支持混合執(zhí)行引擎（內(nèi)核）、矢量信號處理（VSP）以及更少的指令集計算（RISC）；
　　2. 提供全面的多核優(yōu)勢，實現(xiàn)器件提供的全部功能；
　　3. 由一系列器件組成，支持縮放與重復(fù)使用。
　　當(dāng)前的多核器件或采用同質(zhì)內(nèi)核，即所有處理內(nèi)核都是相同的；或采用異質(zhì)內(nèi)核，即器件由不同類型的內(nèi)核組成。幾乎所有應(yīng)用都需要混合搭配的處理功能來滿足行業(yè)需求。從開發(fā)人員角度看，重點是支持同質(zhì)內(nèi)核，因為異質(zhì)系統(tǒng)架構(gòu)可通過同質(zhì)器件創(chuàng)建。反之，如果不犧牲性能就很難實現(xiàn)。圖1（下圖）是作為異質(zhì)多核架構(gòu)實例的德州儀器 （TI） KeyStone多核架構(gòu)。
　　
　　圖1：德州儀器KeyStone多核架構(gòu)
　　TI KeyStone多內(nèi)核架構(gòu)擁有高度的靈活性，可同時集成定點與浮點運算、定向協(xié)處理與硬件加速，以及優(yōu)化的內(nèi)核間/組件間通信。此架構(gòu)包括多個 C66x DSP 內(nèi)核，能夠支持高達 256 GMAC 的定點運算性能以及 128GFLOP 的浮點運算性能。另外，此架構(gòu)還包括綜合而全面的連接功能層：TeraNet2 能夠與各種處理組件無縫互連；多內(nèi)核共享內(nèi)存控制器能直接接入片上共享存儲器與外部第三代雙倍數(shù)據(jù)速率 （DDR3） 存儲器；多內(nèi)核導(dǎo)航器可助于管理整個 SoC 架構(gòu)的通信；以及 HyperLink 50 可與額外的協(xié)處理器或其他 TI SoC 等同伴器件實現(xiàn)互通互連。部分此類關(guān)鍵處理組件可在 TI SoC 上實現(xiàn) LTE L2 與傳輸處理。多核DSP支持的并行處理功能可為要求嚴格的軍事應(yīng)用提供重要功能。雷達要求更快的FFT響應(yīng)時間，根據(jù)FFT要求，開發(fā)人員可使用器件中的所有內(nèi)核或部分內(nèi)核滿足FFT的實施需求。如果FFT的性能使用部分內(nèi)核即可實現(xiàn)，其它DSP內(nèi)核則可執(zhí)行系統(tǒng)中的信號預(yù)處理或后處理，或者其它任務(wù)。圖2所示即為并行FFT示例。采用可充分發(fā)揮多核優(yōu)勢的軟件工具可為正在進行的設(shè)計判定最佳內(nèi)核配置（內(nèi)核數(shù)量）。這樣開發(fā)人員就可高度靈活地滿足多重應(yīng)用需求。
　　
　　圖2：4 DSP并行FFT實施
　　多核DSP目前正處于快速發(fā)展階段。德州儀器等半導(dǎo)體公司提供的最新多核DSP采用通用架構(gòu)，不但可幫助開發(fā)人員重復(fù)使用軟件，而且還可為設(shè)備制造商節(jié)省開發(fā)時間。多核DSP正在成為聲納、雷達、SIGINT以及SDR應(yīng)用的主要差異化因素，并正在為當(dāng)前及未來信號處理系統(tǒng)實現(xiàn)令人振奮的全新系統(tǒng)開發(fā)。
?