一方案論證與設(shè)計(jì)

　　1.1 方案設(shè)計(jì)

　　1.1 方案設(shè)計(jì)

　　1.1.1 頻率測(cè)量方案方案一：快速傅里葉變換 ：快速傅里葉變換數(shù)據(jù)由 AD 離散后，經(jīng) FIR 濾波，送入基-4 快速傅里葉變換引擎進(jìn)行多級(jí)蝶形運(yùn)算，從 3 組 ROM 表中取出旋轉(zhuǎn)因子乘入每次蝶形運(yùn)算，對(duì)每級(jí)計(jì)算輸入數(shù)據(jù)進(jìn)行定浮點(diǎn)動(dòng)態(tài)指數(shù)處理，在蝶算單元之外對(duì)存放每級(jí)輸入輸出數(shù)據(jù)的多組雙口 RAM 的地址用邏輯模塊進(jìn)行調(diào)序來(lái)實(shí)現(xiàn)連貫的 log4N 級(jí)蝶算。對(duì)所得正弦余弦結(jié)果，通過(guò) CORDIC 算法，經(jīng)大面積邏輯單元的移位及流水線操作得到信號(hào)在整數(shù)倍基頻處的模量。即完成時(shí)域到頻域的轉(zhuǎn)換。方案二：等精度計(jì)數(shù)將正弦信號(hào)進(jìn)行遲滯比較轉(zhuǎn)化為同頻率的方波信號(hào)，在 FPGA 內(nèi)，通過(guò)邏輯模塊實(shí)現(xiàn)等精度頻率測(cè)量并送 NIOS 核處理。測(cè)得 1s 左右閘門時(shí)間內(nèi)整周期待測(cè)信號(hào)的時(shí)間段中，低頻待 3 測(cè)信號(hào)和高頻參考信號(hào)周期累計(jì)數(shù)之比，乘以參考頻率即得帶測(cè)信號(hào)頻率。對(duì)于以上兩種方案進(jìn)行比較，方案一速度快，可達(dá)到實(shí)時(shí)性測(cè)量，測(cè)量頻率范圍寬，但因頻率分辨率完全依靠離散傅里葉變換的點(diǎn)數(shù)。邏輯單元和 RAM 的限制使得 FFT 不可能達(dá)到高頻率分辨率，僅適合多頻率混合時(shí)的測(cè)頻。而方案二可在極小的消耗下實(shí)現(xiàn)非常精確的分辨率，在信號(hào)失真度較小，且外圍環(huán)境穩(wěn)定時(shí)是測(cè)頻的理想方案。

　　1.1.2 相位測(cè)量方案方案一：將兩路同頻信號(hào)在時(shí)域疊加，經(jīng) FFT 運(yùn)算后，求得頻域?qū)嵅颗c虛部的模量之比的反正切值，即為正交分離下的正弦余弦相位差，作處理得到兩路正弦相位差。方案二：將被測(cè)的兩路正弦波信號(hào)經(jīng)比較器整形成方波信號(hào)，利用異或門電路進(jìn)行鑒相處理，將得到的脈沖序列經(jīng)過(guò) AD637 真有效值-直流轉(zhuǎn)換芯片，測(cè)出該脈沖序列的有效值，該有效值與脈沖序列的占空比成正比，從而反推出兩信號(hào)的相位差。方案三：測(cè)得兩同頻率待測(cè)信號(hào)對(duì)應(yīng)跳沿的時(shí)間差中時(shí)鐘脈沖的個(gè)數(shù)，與整周期時(shí)鐘脈沖數(shù)比較，從而得出相位差。比較三種方案，方案一在二分之一取樣頻率內(nèi)整倍取樣頻率時(shí)的幅值可輕易達(dá)到的 8 位以上分辨率，因而計(jì)算出的相位準(zhǔn)確度較高，但在時(shí)域上將兩信號(hào)疊加所引入的誤差難以很好控制，導(dǎo)致最終效果差。方案二在低頻段時(shí)，AD637 響應(yīng)不平坦，轉(zhuǎn)換精度有限。方案三在兩信號(hào)相差較小或頻率較高時(shí)，將導(dǎo)致相差時(shí)間計(jì)數(shù)脈沖數(shù)量不足，導(dǎo)致下降，但其實(shí)現(xiàn)簡(jiǎn)單方法簡(jiǎn)單可靠，誤差最小。