信號(hào)的多路復(fù)用是一種常見(jiàn)功能，通常由Xilinx實(shí)現(xiàn)工具和設(shè)備充分處理。然而，可能會(huì)有一些特別具有挑戰(zhàn)性的設(shè)計(jì)，其中考慮不同的復(fù)用技術(shù)并選擇最適合這種情況的技術(shù)是很有幫助的。對(duì)設(shè)備特性及其在實(shí)現(xiàn)每種復(fù)用技術(shù)方面的適用性的深入理解使設(shè)計(jì)者能夠?yàn)槌晒M(jìn)行結(jié)構(gòu)設(shè)計(jì)。本應(yīng)用說(shuō)明還說(shuō)明了VHDL和Verilog代碼，這些代碼確保對(duì)實(shí)現(xiàn)的最大控制，從而產(chǎn)生最可預(yù)測(cè)的結(jié)果。

　　您可以從Xilinx網(wǎng)站下載此應(yīng)用程序說(shuō)明的參考設(shè)計(jì)文件。有關(guān)設(shè)計(jì)文件的詳細(xì)信息，請(qǐng)參見(jiàn)參考設(shè)計(jì)。

　　FPGA是一種具有許多并行交換活動(dòng)的計(jì)算和邏輯基板。例如，在有線(xiàn)網(wǎng)絡(luò)路由系統(tǒng)中，F(xiàn)PGA可以在m:n的倍數(shù)邏輯元件之間有許多布線(xiàn)模式。隨著對(duì)高帶寬需求的增加，m和n都可以相對(duì)較大，并且，使用，這可能導(dǎo)致一些重要的多路復(fù)用任務(wù)必須執(zhí)行。因此，跨越spartan-6 fpgas、virtex-6 fpgas和7系列fpgas的數(shù)據(jù)路徑路由是系統(tǒng)設(shè)計(jì)的基礎(chǔ)部分。

　　有時(shí)需要付出超越綜合的努力來(lái)確保FPGA實(shí)現(xiàn)滿(mǎn)足系統(tǒng)目標(biāo)，例如使用Planahead?設(shè)計(jì)工具鎖定位置。作為一種額外的方法，本應(yīng)用說(shuō)明為系統(tǒng)設(shè)計(jì)者提供了有效實(shí)現(xiàn)數(shù)據(jù)路由邏輯的新技術(shù)，該技術(shù)只需要ISE設(shè)計(jì)套件或Vivado?設(shè)計(jì)套件的HDL規(guī)范即可工作。這些技術(shù)同時(shí)做兩件事來(lái)改進(jìn)設(shè)計(jì)閉包。首先，通過(guò)在片內(nèi)壓縮更多的邏輯，而使用較少的通用互連線(xiàn)，可以提高性能。其次，使用更多的邏輯/更少的線(xiàn)來(lái)實(shí)現(xiàn)會(huì)增加結(jié)果的確定性，影響系統(tǒng)設(shè)計(jì)的其他方面，包括降低FPGA利用率和用于實(shí)現(xiàn)的軟件運(yùn)行時(shí)間。

　　實(shí)現(xiàn)更高效的多路復(fù)用和數(shù)據(jù)路由的途徑是首先了解Spartan-6 fpgas、Virtex-6 fpgas和7系列fpgas切片結(jié)構(gòu)的特征，這些特征通常不是通過(guò)路由邏輯的行為合成推斷出來(lái)的。從這個(gè)角度來(lái)看，相對(duì)簡(jiǎn)單的實(shí)用技術(shù)在減少資源和減少每比特m:n邏輯的連線(xiàn)方面可以獲得很大的收益。本設(shè)計(jì)說(shuō)明了幾種2N寬的多路復(fù)用器，二進(jìn)制選擇

　　尺寸不超過(guò)2N的多路復(fù)用器、可選數(shù)據(jù)選擇器及其在FPGA中的實(shí)現(xiàn)。這些技術(shù)使用FPGA切片中的基本元素（BEL）來(lái)形成可重復(fù)使用的單元，這些單元很容易根據(jù)用戶(hù)需求進(jìn)行修改，并且可以在不受用戶(hù)約束的情況下放置在FPGA的任何位置。