第1章可編程邏輯設計指導原則

　　本章旨在探討可編程邏輯設計的一些基本規(guī)律。 FPGA/CPLD的設計規(guī)律與方法是一個非常大的課題，在此不可能面面俱到，希望通過本章提綱攜領的粗淺介紹，引起讀者們的注意。如果大家能在日后的工作實踐中，不斷積累，有意識地用FPGA/CPLD的基本設計原則、設計思想作為指導，將取得事半功倍的效果！

　　本章主要內(nèi)容如下：

　　可編程邏輯基本設計原則;

　　可編程邏輯常用設計思想與技巧

　　Altera推薦的Coding Style。

　　可編程邏輯基本設計原則

　　可編程邏輯設計有許多內(nèi)在規(guī)律可循，總結(jié)并掌握這些規(guī)律對于較深刻地理解可編程邏輯設計技術非常重要。本章從FPGA/CPLD的基本概念出發(fā)，總結(jié)出4個基本設計原則，這些指導原則范疇非常廣，希望讀者不僅僅是學習它們，更重要的是理解它們，并在今后的工作實踐中充實、完善它們。

　?。?）面積和速度的平衡與互換原則。

　　面積和速度的平衡與互換原則提出了FPGA/CPLD設計的兩個基本目標，并探討了這兩個目標的對立統(tǒng)一的矛盾關系。

　?。?）硬件原則。

　　硬件原則重點在于提醒讀者轉(zhuǎn)化軟件設計的思路，理解HDL語言設計的本質(zhì)。

　　（3）系統(tǒng)原則。

　　系統(tǒng)原則希望讀者能夠通過全局、整體上把握設計，從而提高設計質(zhì)量，優(yōu)化設計效果。

　　（4）同步設計原則。

　　同步設計原則是設計時序穩(wěn)定的基本要求，也是高速PLD設計的通用法則。