本文借助QuartusⅡ9.0軟件，基于大規(guī)?？?a target='_blank' class='arckwlink_none'>編程邏輯器件FPGA，利用Verilog HDL 語言，進行出租車計費器設計。該出租車計費系統(tǒng)包括計數(shù)器分頻模塊、數(shù)碼管分頻模塊、計程模塊、計時模塊、計費模塊、控制模塊、數(shù)碼管顯示模塊和頂層主控模塊共八大部分；分起步、里程、等待三個階段。該出租車計費器能夠自行設定計費標準，借助CycloneⅡ系列EP20C8Q208C8N芯片的FPGA開發(fā)板，進行功能仿真，并且利用外圍電路和開發(fā)板的結(jié)合，能夠進行相應的硬件測試。測試結(jié)果由2片4個相連的7段共陽極數(shù)碼管驅(qū)動電路來顯示。

　　隨著出租車行業(yè)的發(fā)展，對出租車計費器的要求也越來越高，用戶不僅要求計費器性能穩(wěn)定、計費準確；同時還要求其具有計價標準的靈活設定、營運額統(tǒng)計、密碼設定等功能。目前，出租車行業(yè)面臨油價上漲和夏季空調(diào)費調(diào)整的問題，修改計價標準隨著油價的上漲勢在必行，所以出租車計費器計價標準的靈活設定成為計費器不可缺少的一部分。因此性能穩(wěn)定、便于檢定、維護及修改參數(shù)成為出租車記費器的關(guān)鍵技術(shù)。出租車計價系統(tǒng)較多的是利用單片機進行控制，但較易被私自改裝，且故障率相對較高，不易升級。而FPGA 具有高密度、可編程及有強大的軟件支持等特點，所以設計的產(chǎn)品具有功能強、可靠性高、易于修改等特點。

　　隨著FPGA（Field Programmable Gate Array） 等可編程器件的出現(xiàn)，解決了傳統(tǒng)電子設計不能完成的任務。利用FPGA 來實現(xiàn)出租車計費器，可行性很高，電路簡單，大大減少外圍器件，可以用軟件完全仿真，靈活度高，而且編好的系統(tǒng)可以在不同的FPGA 芯片上通用。同時由于FPGA 的功能完全取決于語言Verilog HDL 編寫的程序，不拘泥于某種芯片的特殊指令 ，更加提高了產(chǎn)品的更新?lián)Q代能力。FPGA 在電子設計領(lǐng)域中價格低廉， 有良好的發(fā)展趨勢， 它的出現(xiàn)必定會占領(lǐng)大部分數(shù)字器件市場。

　　本設計選用的FPGA 芯片，主要是Altera 公司的CycloneⅡ 系列芯片EP20C8Q208C8N。使用軟件QuartusⅡ9.0 和超高速硬件描述語言Verilog HDL ，從而實現(xiàn)計價標準的靈活設定。使得該出租車計費器的特點是計費準確、性能穩(wěn)定、分階段（起步、里程、等待）自動計費。