隨著科學(xué)技術(shù)的發(fā)展，以前的年歷已發(fā)展成現(xiàn)在的電子萬(wàn)年歷，它開始采用數(shù)字電路實(shí)現(xiàn)的，電路復(fù)雜，精確度差，每天都需要調(diào)時(shí)，由于數(shù)字集成電路的發(fā)展和石英晶體振蕩器的廣泛應(yīng)用，使得它的電路越來(lái)越簡(jiǎn)單，精度越來(lái)越高，現(xiàn)在的電子萬(wàn)年歷一般都是集成芯片和軟件結(jié)合實(shí)現(xiàn)，電路簡(jiǎn)單，制作方法簡(jiǎn)單，帶來(lái)了極大的便利

　　二十一世紀(jì)的今天，最具有代表性的計(jì)時(shí)產(chǎn)品就是電子萬(wàn)年歷，它是近代世界鐘表業(yè)界的第三次革命。前兩次革命是擺和擺輪游絲的發(fā)明，以及石英晶體振蕩器的應(yīng)用，第三次革命就是單片機(jī)數(shù)碼計(jì)時(shí)技術(shù)應(yīng)用，使得從原來(lái)傳統(tǒng)指針計(jì)時(shí)的方式發(fā)展為人們?nèi)粘８鼮槭煜さ囊构鈹?shù)字顯示方式，直觀明了，并增加了全自動(dòng)日期，星期，溫度以及其他日常附屬信息的顯示功能，它更符合消費(fèi)者的生活需求！因此，電子萬(wàn)年歷的出現(xiàn)帶來(lái)了鐘表計(jì)時(shí)業(yè)界跨越性的進(jìn)步。

　　現(xiàn)場(chǎng)可編程門陣列（Field Programmable Gate Array）簡(jiǎn)稱FPGA，復(fù)雜可編程邏輯器件（Complex Programmable Logic Device）簡(jiǎn)稱CPLD［4］。FPGA和CPLD的功能是基本相同，只是它們的原理不同，通?？珊雎运鼈兊牟町?。FPGA/CPLD可以完成數(shù)字器件的功能。FPGA/CPLD就像一頁(yè)白紙，設(shè)計(jì)師使用原理圖輸入的方法或VHDL等設(shè)計(jì)數(shù)字系統(tǒng)。通過(guò)仿真軟件可以提前驗(yàn)證整個(gè)設(shè)計(jì)的正確性和可行性。通過(guò)使用硬件描述語(yǔ)言（Verilog 或VHDL）完成電路的設(shè)計(jì)。經(jīng)過(guò)EDA軟件的綜合和布局，可以把程序燒進(jìn)FPGA芯片中進(jìn)行測(cè)試。通過(guò)FPGA來(lái)實(shí)現(xiàn)IC設(shè)計(jì)主流。許多基礎(chǔ)的邏輯門電路（例如與門、或門、異或、非門）或者復(fù)雜一些電路（比如編碼器或者數(shù)學(xué)方程式）都可以通過(guò)可編輯器件來(lái)實(shí)現(xiàn)。

　　和ASIC（專用集成芯片）相比較的話，F(xiàn)PGA的速度則要慢很多。對(duì)于一些復(fù)雜的設(shè)計(jì)，不僅完成有困難，在消耗上也不節(jié)能。

　　CPLD器件的編程結(jié)構(gòu)在乘積項(xiàng)的基礎(chǔ)上。即固定的或陣列和可編程的與陣列組成。FPGA則是使用可編程的查找表（Look Up Table ，LUT）結(jié)構(gòu)。LUT則是可編程的最小邏輯構(gòu)成單元。大部分的FPGA是基于SRAM的查找表邏輯結(jié)構(gòu)。可通過(guò)一個(gè)具有N輸入變量的LUT實(shí)現(xiàn)具有N個(gè)輸入變量的邏輯功能。例如，N輸入“與”、N輸入“異或”等。

　　顯而易見，N的值不能太大。否則LUT的利用率會(huì)大打折扣。

　　FPGA的結(jié)構(gòu)是掩膜可編程的門陣列。FPGA的結(jié)構(gòu)是由內(nèi)部的邏輯功能塊排成的陣列。使用內(nèi)部的互連資源把這些邏輯的功能塊連接起來(lái)，以便來(lái)實(shí)現(xiàn)不一樣的電路的設(shè)計(jì)。一般情況下，F(xiàn)PGA是通過(guò)3種可編程的電路和一個(gè)SRAM（隨機(jī)靜態(tài)存儲(chǔ)器）構(gòu)成?？删幊踢壿嬆K（CLB——Configurable Logic Block）、輸入/輸出模塊（IOB--I/O Block）和互連資源（IR—Interconnect Resource）組成了FPGA的3種可編程電路。

　?。?）可編程邏的輯模塊中具有不同的數(shù)據(jù)選擇器（四選一、二選一等）?？梢酝ㄟ^(guò)對(duì)CLB內(nèi)部的數(shù)據(jù)選擇器進(jìn)行編程。通過(guò)編程可以控制數(shù)據(jù)選擇器的地址信號(hào)，以便實(shí)現(xiàn)相應(yīng)電路所需的結(jié)構(gòu)。

　　（2）IOB是輸入輸出模塊的簡(jiǎn)稱。它主要是用來(lái)提供器件的引腳和芯片的內(nèi)部的邏輯陣列之間的連接。輸入觸發(fā)器/緩沖器和輸出鎖存/觸發(fā)器共同組成IOB的內(nèi)部結(jié)構(gòu)。通常都是由一個(gè)IOB來(lái)控制一個(gè)引腳。IOB既可以有輸入功能，也可以是輸出功能，或者是雙向I/O功能。

　?。?）IR可以將FPGA的內(nèi)部CLB相互連接起來(lái)。以此來(lái)組成復(fù)雜的電路系統(tǒng)。IR主要是由很多的金屬線段構(gòu)成的。這些金屬線段包含了可編程開關(guān)。為了實(shí)現(xiàn)多種電路的連接，可以通過(guò)自動(dòng)布線來(lái)實(shí)現(xiàn)。