資源的使用：

今天對FPGA中的srl16資源IP核進(jìn)行的仿真，以研究其功能，芯片為XC7K325Tffg900。

1、SRL16的作用就是移位寄存器，Xilinx的FPGA中基本單元為CLB，CLB由兩個slice構(gòu)成，分為SliceL與SliceM，其中SliceM中的LUT可以配置為Distribute RAM或SRL；

2、SRL16的IP核名稱為RAM-based Shift Register ，其配置參數(shù)有以下幾個：

這個參數(shù)確定的是移位寄存器的移位時鐘個數(shù)。這個時鐘個數(shù)取決于后面的Depth參數(shù)。其中第一個參數(shù)Fixed Length 指的是移位周期數(shù)是固定的（后面的Depth指定）。第二個參數(shù)指的是可變長度的，也就是說移位寄存器的移位長度是可變的，至于長度究竟是多少，那就得看下面的參數(shù)Depth了，這個Depth代表的是移位寄存器的最大移位長度（因?yàn)槭强勺兊模?，如果選擇這一項(xiàng)的話就意味著會啟用一個外接寄存器來控制移位的真正長度，也就是A［］寄存器，這個輸入來控制移位的真正長度（但是在Depth范圍內(nèi)）。

資源的使用：

今天對FPGA中的srl16資源IP核進(jìn)行的仿真，以研究其功能，芯片為XC7K325Tffg900。

1、SRL16的作用就是移位寄存器，Xilinx的FPGA中基本單元為CLB，CLB由兩個slice構(gòu)成，分為SliceL與SliceM，其中SliceM中的LUT可以配置為Distribute RAM或SRL；

2、SRL16的IP核名稱為RAM-based Shift Register ，其配置參數(shù)有以下幾個：

這個參數(shù)確定的是移位寄存器的移位時鐘個數(shù)。這個時鐘個數(shù)取決于后面的Depth參數(shù)。其中第一個參數(shù)Fixed Length 指的是移位周期數(shù)是固定的（后面的Depth指定）。第二個參數(shù)指的是可變長度的，也就是說移位寄存器的移位長度是可變的，至于長度究竟是多少，那就得看下面的參數(shù)Depth了，這個Depth代表的是移位寄存器的最大移位長度（因?yàn)槭强勺兊模?，如果選擇這一項(xiàng)的話就意味著會啟用一個外接寄存器來控制移位的真正長度，也就是A［］寄存器，這個輸入來控制移位的真正長度（但是在Depth范圍內(nèi)）。

資源的使用：

今天對FPGA中的srl16資源IP核進(jìn)行的仿真，以研究其功能，芯片為XC7K325Tffg900。

1、SRL16的作用就是移位寄存器，Xilinx的FPGA中基本單元為CLB，CLB由兩個slice構(gòu)成，分為SliceL與SliceM，其中SliceM中的LUT可以配置為Distribute RAM或SRL；

2、SRL16的IP核名稱為RAM-based Shift Register ，其配置參數(shù)有以下幾個：

這個參數(shù)確定的是移位寄存器的移位時鐘個數(shù)。這個時鐘個數(shù)取決于后面的Depth參數(shù)。其中第一個參數(shù)Fixed Length 指的是移位周期數(shù)是固定的（后面的Depth指定）。第二個參數(shù)指的是可變長度的，也就是說移位寄存器的移位長度是可變的，至于長度究竟是多少，那就得看下面的參數(shù)Depth了，這個Depth代表的是移位寄存器的最大移位長度（因?yàn)槭强勺兊模绻x擇這一項(xiàng)的話就意味著會啟用一個外接寄存器來控制移位的真正長度，也就是A［］寄存器，這個輸入來控制移位的真正長度（但是在Depth范圍內(nèi)）。