在本次設計中我們的設計目的就是通過編寫Verilog程序實現(xiàn)數(shù)制轉化，通過完成數(shù)制轉化，我們以后可以容易的對高位多進制進行相互轉化，可以更好的幫助我們在學習和生活中。在市場中，進制的相互轉換可以運用在計算器中，還可以運用在很多的方面。

　　本題的技術難點就是在進行轉換進制時應注意用case語句，以及在最終的輸出顯示部分是用7段數(shù)碼管顯示兩部分。在本次設計的最開始，因為不了解自己具體要做什么，怎么完成這項題目覺的十分的困難，但是，在慢慢的梳理體會后，終于有了點點的思路，又通過上網(wǎng)搜索類似的進制轉換中找到靈感。有不懂的問題，或者，不理解，改不了的錯誤時同學間相互溝通討論，有時問題也會很快解決。在本次設計中，最令我頭疼的就是在最終檢驗時，沒有注意到自己的設計是不可以同步輸出所有的進制數(shù)的，因為這個問題走了不少的彎路。好在最后通過與同學的交流知道我設計時出現(xiàn)的問題究竟是什么。

　　我的設計就是想通過撥碼器進行輸入環(huán)節(jié)（包括輸入數(shù)以及進制選擇兩部分），編寫的程序完成進制轉化，最終通過7段數(shù)碼管輸出。達到的預期效果就是不同的輸入可以有準確的輸出。

　　本實驗用的是DE2板是以CycloneII2c35FPGA為特點的672針引腳的包裝。板上所有重要的部件都與板上的芯片相連，使用戶能夠控制板上的各種操作。DE2板包括了很多的開關（兼有撥動開關和按鍵），發(fā)光二極管和七段數(shù)碼管。在更多進一步的試驗中還用到了SRAM、SDRAM、FLASH以及16x2的字符液晶。需要進行處理器和I/O接口實驗時?？梢院唵蔚氖褂?a href='http://www.brongaenegriffin.com/tags/altera/' target='_blank' class='arckwlink_none'>Altera NiosII處理器和像RS-232和PS/2標準接口。進行設計音頻和視頻的實驗時，也有標準MIC、line-in、line-out接口（24位音頻解編碼器），video-in（TV Decoder）和VGA（10bit DAC） ，這些特點能夠被用來制作CD質量的音頻應用程序和專業(yè)的視頻圖像。為了能夠設計更強大的項目，DE2還提供了USB2.0接口（包括主、從USB），10/100M自適應以太網(wǎng)，紅外（IRDA）接口，以及SD卡接口。最后，可以通過兩排擴展I/O口與其他用戶自定義的板子相連。

　　本實驗主要用的就是撥碼開關和七段數(shù)碼管。七段數(shù)碼器應用共陽數(shù)碼管，所以是以低電平為有效，撥碼開關向上為1，向下為0。