隨著系統(tǒng)對(duì)效率的要求越來越高，如何將高速模數(shù)轉(zhuǎn)換器（ADC）的供電架構(gòu)由低效率的低壓差線性穩(wěn)壓器（LDO）轉(zhuǎn)換到高效率的開關(guān)轉(zhuǎn)換器（DC/DC）是許多工程師面臨的技術(shù)難題。本文從介紹高速 ADC 應(yīng)用出發(fā)，討論了高速 ADC 對(duì)電源噪聲的抑制能力，詳細(xì)對(duì)比了使用 LDO 和 DC/DC 轉(zhuǎn)換器為高速 ADC 供電的優(yōu)缺點(diǎn)，提出了用 DC/DC 轉(zhuǎn)換器為 ADC 供電的解決方案，最后通過一系列對(duì)比實(shí)驗(yàn)，驗(yàn)證 DC/DC 轉(zhuǎn)換器供電解決方案的可行性和有效性。

　　1 簡(jiǎn)介

　　當(dāng)今越來越多的應(yīng)用要求使用高精度高速的數(shù)模轉(zhuǎn)換器（以下簡(jiǎn)稱 ADC），為了使 ADC 發(fā)揮最佳的性能，必須為其提供滿足要求的直流電源。一般而言，系統(tǒng)設(shè)計(jì)人員愿意使用低壓差線性穩(wěn)壓器（以下簡(jiǎn)稱 LDO）來為 ADC 供電，而不使用開關(guān)轉(zhuǎn)換器（以下簡(jiǎn)稱 DC/DC）。這是因?yàn)?LDO 一般具有較低的紋波和噪聲，他們擔(dān)心 DC/DC 轉(zhuǎn)換器的開關(guān)噪聲、紋波以及電磁輻射等會(huì)導(dǎo)致 ADC 的信噪比（SNR）下降或者在 ADC 的輸出端出現(xiàn)不希望的雜散。但是隨著新一代的 DC/DC 轉(zhuǎn)換器的出現(xiàn)，加之后置濾波以及精心的設(shè)計(jì)和布局布線，使得 DC/DC 轉(zhuǎn)換器可以成為為高速 ADC 供電的高效率解決方案。

　　2 ADC 的模擬電源和數(shù)字電源

　　目前，大多數(shù)高速 ADC 至少都有兩個(gè)電源域：模擬電源域（AVDD）和數(shù)字與輸出驅(qū)動(dòng)電源域（DVDD）。部分高速 ADC 還有一些附加的電源域，比如時(shí)鐘電源域，通常也當(dāng)做模擬電源域處理。高速 ADC 的模擬電源和數(shù)字電源芯片內(nèi)部是分離的，以防芯片數(shù)字部分，尤其是輸出驅(qū)動(dòng)部分產(chǎn)生的開關(guān)噪聲通過芯片內(nèi)部或者外部返回到芯片的模擬輸入端或時(shí)鐘輸入端，干擾芯片模擬端的模擬采樣和處理，使 ADC 的噪聲和雜散指標(biāo)受到影響而使指標(biāo)惡化。因此一般都建議使用獨(dú)立的兩組電源對(duì)芯片的模擬電源和數(shù)字電源進(jìn)行供電。而且這兩組電源之間應(yīng)有足夠的隔離，以防止數(shù)字電源的數(shù)字開關(guān)噪聲影響高速 ADC 的模擬電源。但如果在這兩個(gè)電源之間實(shí)現(xiàn)了充分的濾波和隔離，則采用一個(gè)調(diào)節(jié)器通常也能獲得足夠好的性能。

　　3 ADC 的電源抑制比（PSRR）因?yàn)殡娫磳?duì)高速 ADC 的影響至關(guān)重要，因此設(shè)計(jì)高速 ADC 時(shí)必須了解 ADC 對(duì)供電電源噪聲影響的靈敏度，以及如何決定供電電源的最大噪聲才能使 ADC 實(shí)現(xiàn)預(yù)期性能。

　　確定高速 ADC 對(duì)電源噪聲抑制能力的一個(gè)方法是將一個(gè)已知幅度和頻率的信號(hào)分別耦合到 ADC 的不同電源域上，測(cè)量 ADC 輸出中對(duì)應(yīng)頻率的信號(hào)的輸出功率，從而考察其電源抑制能力。輸入信號(hào)與輸出頻譜中出現(xiàn)的相對(duì)應(yīng)信號(hào)的相對(duì)功率即為 ADC 在給定頻率下的電源抑制比（PSRR）。這個(gè)指標(biāo)可以用最低有效位（LSB），百分比或者 dB 來表示。下圖顯示了典型高速 ADC （ADS58C20）的 PSRR 與頻率的關(guān)系。從圖中可以看出，高速 ADC 對(duì)不同的電源域的噪聲有不同的抑制能力。

　　利用 PSRR 圖，設(shè)計(jì)人員可以確定出在保證 ADC 性能時(shí)所允許的電源的最大紋波幅度。例如，如果一個(gè)電源芯片在 1000kHz 時(shí)具有 5mVp-p 的紋波，則從下面的 PSRR 圖可知，轉(zhuǎn)換器在此頻率提供大約 40dB 的抑制。ADS58C20 轉(zhuǎn)換器的滿量程為 1.9Vp-p，因此原始 5mV 信號(hào)比輸入滿量程低 52dB，此信號(hào)將進(jìn)一步衰減 40dB，從而比轉(zhuǎn)換器的滿量程功率低 92dB。這樣，設(shè)計(jì)人員就能根據(jù) ADC 的 PSRR 數(shù)據(jù)來確定在給定頻率下 ADC 供電電源的容許紋波。如果 ADC 的電源在已知頻率的紋波（例如來自上游開關(guān)轉(zhuǎn)換器），則可以利用該方法來確定將此噪聲衰減所需的額外濾波。