資料介紹
The AD9572 provides a multioutput clock generator function along with two on-chip PLL cores, optimized for fiber channel line card applications that include an Ethernet interface. The integer-N PLL design is based on the Analog Devices, Inc., proven portfolio of high performance, low jitter frequency synthesizers to maximize network performance. Other applications with demanding phase noise and jitter requirements also benefit from this part. The PLL section consists of a low noise phase frequency detector (PFD), a precision charge pump (CP), a low phase noise voltage controlled oscillator (VCO), and a preprogrammed feedback divider and output divider. By connecting an external crystal or reference clock to the REFCLK pin, frequencies up to 156.25 MHz can be locked to the input reference. Each output divider and feedback divider ratio is preprogrammed for the required output rates. A second PLL also operates as an integer-N synthesizer and drives two LVPECL or LVDS output buffers for 106.25 MHz operation. No external loop filter components are required, thus conserving valuable design time and board space. The AD9572 is available in a 40-lead, 6 mm × 6 mm lead frame chip scale package (LFCSP) and can be operated from a single 3.3 V supply. The temperature range is ?40°C to +85°C
- 集成2.5 GHz壓控振蕩器數(shù)據(jù)表的AD9517-1 12輸出時鐘發(fā)生器
- 集成2.0 GHz壓控振蕩器數(shù)據(jù)表的AD9518-3 6輸出時鐘發(fā)生器
- 集成2.2 GHz壓控振蕩器數(shù)據(jù)表的AD9517-2 12輸出時鐘發(fā)生器
- AD9517-0 12輸出時鐘發(fā)生器,集成2.8 GHz壓控振蕩器數(shù)據(jù)表
- AD9516-3:14輸出時鐘發(fā)生器,集成2.0 GHz壓控振蕩器數(shù)據(jù)表
- AD9531:3通道時鐘發(fā)生器,24輸出數(shù)據(jù)表
- AD9575:網(wǎng)絡(luò)時鐘發(fā)生器,雙輸出數(shù)據(jù)表
- AD9517-4:12輸出時鐘發(fā)生器,集成1.6 GHz壓控振蕩器數(shù)據(jù)表
- AD9522-5:12 LVDS/24 CMOS輸出時鐘發(fā)生器數(shù)據(jù)表
- AD9516-5:14-輸出時鐘發(fā)生器數(shù)據(jù)表
- AD9520-5:12 LVPECL/24 CMOS輸出時鐘發(fā)生器數(shù)據(jù)表
- AD9571:以太網(wǎng)時鐘發(fā)生器,10個時鐘輸出
- AD9517-0:12輸出時鐘發(fā)生器,集成2.8 GHz壓控振蕩器數(shù)據(jù)表
- AD9517-1:12輸出時鐘發(fā)生器,集成2.5 GHz壓控振蕩器數(shù)據(jù)表
- AD9518-3:6輸出時鐘發(fā)生器,集成2.0 GHz壓控振蕩器數(shù)據(jù)表
- 時鐘合成器和時鐘發(fā)生器的區(qū)別 843次閱讀
- 超低抖動時鐘發(fā)生器如何優(yōu)化串行鏈路系統(tǒng)性能 730次閱讀
- 評估低抖動PLL時鐘發(fā)生器的電源噪聲抑制 1630次閱讀
- 雙環(huán)路時鐘發(fā)生器清除抖動,提供多個高頻輸出 1311次閱讀
- 時鐘發(fā)生器性能對數(shù)據(jù)轉(zhuǎn)換器的影響 1418次閱讀
- 一個帶有COB的1Hz時鐘發(fā)生器電路 2589次閱讀
- 基于HFCT-53D5光纖收發(fā)器的千兆位以太網(wǎng)解決方案 3186次閱讀
- MB86R02“ Jade-D”的擴(kuò)頻時鐘生成單元應(yīng)用 2546次閱讀
- 如何選擇合適的時鐘發(fā)生器 3007次閱讀
- 基于VersaClock6系列的多輸出可編程時鐘發(fā)生器的應(yīng)用研究 990次閱讀
- 慎重考慮時鐘發(fā)生器的相位噪聲、抖動性能 6551次閱讀
- MCU UPD78F0527的三種系統(tǒng)時鐘 1772次閱讀
- 時鐘發(fā)生器的基本構(gòu)造_時鐘發(fā)生器對主機板的作用 1.1w次閱讀
- 集成晶體的可編程時鐘可提供多種設(shè)計優(yōu)勢而無性能折衷 1063次閱讀
- 雙環(huán)路時鐘發(fā)生器可清除抖動并提供多個高頻輸出 8006次閱讀
下載排行
本周
- 1PFC電路與BOOST電路設(shè)計實例分享
- 1.83 MB | 12次下載 | 4 積分
- 2世平基于靈動微 SPIN560C 的低壓無刷電機應(yīng)用方案
- 10.93 MB | 11次下載 | 免費
- 3電源測試報告-基于 國民技術(shù) N32L406 和杰華特 JW3376+3330 的 BMS 方案
- 6.47 MB | 11次下載 | 免費
- 4電流檢測芯片F(xiàn)P135應(yīng)用說明
- 1.24 MB | 3次下載 | 免費
- 5HC88L051F4低功耗芯片規(guī)格書
- 4.76 MB | 1次下載 | 免費
- 6CIU32D655x5數(shù)據(jù)手冊
- 2.14 MB | 1次下載 | 免費
- 7納米晶隔磁片在無線電動牙刷中的應(yīng)用
- 0.04 MB | 次下載 | 免費
- 8SS1150 SMA肖特基二極管產(chǎn)品規(guī)格書
- 0.93 MB | 次下載 | 免費
本月
- 1常用電子元器件使用手冊
- 2.40 MB | 52次下載 | 免費
- 2高功率密度碳化硅MOSFET軟開關(guān)三相逆變器損耗分析
- 2.27 MB | 33次下載 | 10 積分
- 3PFC電路與BOOST電路設(shè)計實例分享
- 1.83 MB | 12次下載 | 4 積分
- 4世平基于靈動微 SPIN560C 的低壓無刷電機應(yīng)用方案
- 10.93 MB | 11次下載 | 免費
- 5電源測試報告-基于 國民技術(shù) N32L406 和杰華特 JW3376+3330 的 BMS 方案
- 6.47 MB | 11次下載 | 免費
- 6USB拓展塢PCB圖資料
- 0.57 MB | 11次下載 | 免費
- 7MS1826 HDMI 多功能視頻處理器數(shù)據(jù)手冊
- 4.51 MB | 9次下載 | 免費
- 8HAL9303線性霍爾效應(yīng)傳感器技術(shù)手冊
- 0.70 MB | 9次下載 | 免費
總榜
- 1matlab軟件下載入口
- 未知 | 935134次下載 | 10 積分
- 2開源硬件-PMP21529.1-4 開關(guān)降壓/升壓雙向直流/直流轉(zhuǎn)換器 PCB layout 設(shè)計
- 1.48MB | 420064次下載 | 10 積分
- 3Altium DXP2002下載入口
- 未知 | 233089次下載 | 10 積分
- 4電路仿真軟件multisim 10.0免費下載
- 340992 | 191424次下載 | 10 積分
- 5十天學(xué)會AVR單片機與C語言視頻教程 下載
- 158M | 183352次下載 | 10 積分
- 6labview8.5下載
- 未知 | 81600次下載 | 10 積分
- 7Keil工具M(jìn)DK-Arm免費下載
- 0.02 MB | 73818次下載 | 10 積分
- 8LabVIEW 8.6下載
- 未知 | 65991次下載 | 10 積分
評論