近年來，隨著數(shù)字信號處理技術(shù)的迅猛發(fā)展，數(shù)字信號處理技術(shù)廣泛地應用于各個領(lǐng)域。因此對作為模擬和數(shù)字系統(tǒng)之間橋梁的模數(shù)轉(zhuǎn)換器（ADC）的性能也提出了越來越高的要求。低電壓高速ADC在許多的電子器件的應用中是一個關(guān)鍵部分。由于其他結(jié)構(gòu)諸如兩步快閃結(jié)構(gòu)或內(nèi)插式結(jié)構(gòu)都很難在高輸入頻率下提供低諧波失真，因此流水線結(jié)構(gòu)在高速低功耗的ADC應用中也成為一個比較常用的結(jié)構(gòu)。
　　作為流水線ADC前端的采樣保持電路是整個系統(tǒng)的關(guān)鍵模塊電路之一。設(shè)計一個性能優(yōu)異的采樣保持電路是避免采樣歪斜（timing skew）最直接的方法。
　　本文基于TSMC 0.25μm CMOS工藝，設(shè)計了一個具有高增益、高帶寬的OTA，并且利用該OTA構(gòu)造一個適用于10位，100 MS/s的流水線ADC的采樣保持電路。文章討論了適宜采用的跨導運算放大器的結(jié)構(gòu)以及對其性能產(chǎn)生影響的因素和采樣保持電路的結(jié)構(gòu)，最后給出了仿真結(jié)果。
　　OTA的設(shè)計
　　1、OTA結(jié)構(gòu)
　　在2.5 V的電源電壓下，雖然套筒式共源共柵結(jié)構(gòu)具有高速、高頻、低功耗的特點，但由于套筒式結(jié)構(gòu)的輸出擺幅低，不太適合低壓下的設(shè)計。因此折疊式共源共柵的運放結(jié)構(gòu)是一個較好的選擇，如圖1（a）所示。由于該OTA將用于閉環(huán)結(jié)構(gòu)，為了減少輸入端的寄生電容，采用了NMOS管作為輸入管。