數(shù)字接口的發(fā)射機(jī)（說(shuō)）操作

　　DIT編碼一個(gè)給定的兩通道或數(shù)據(jù)降低音頻輸入流成AES3編碼輸出流。除了編碼功能，DIT包括差動(dòng)線路驅(qū)動(dòng)器和CMOS緩沖輸出功能。該線驅(qū)動(dòng)器適用于驅(qū)動(dòng)平衡或不平衡線路接口，而CMOS緩沖輸出用于驅(qū)動(dòng)外部邏輯或線路驅(qū)動(dòng)器，以及光發(fā)射機(jī)模塊。圖65說(shuō)明了對(duì)于該功能框圖。

　　DIT輸入接收通道1和2從四個(gè)可能的來(lái)源的音頻數(shù)據(jù)端口，端口：B，迪爾，或SRC。默認(rèn)情況下，選擇端口A作為源。DIT也需要一個(gè)主時(shí)鐘源，這可以由MCLK輸入（引腳25）或rxcko（目錄恢復(fù)主時(shí)鐘輸出）。一個(gè)主時(shí)鐘分頻器是利用選擇的AES3幀速率的編碼輸出數(shù)據(jù)。這個(gè)txdiv ［1:0］位控制登記0x07利用選擇128、256、384分，或512操作。通道1和2通道狀態(tài)和用戶數(shù)據(jù)都通過(guò)相應(yīng)的AES3編碼器輸入發(fā)射機(jī)訪問(wèn)（TA）數(shù)據(jù)緩沖器。TA數(shù)據(jù)緩沖區(qū)依次從用戶訪問(wèn)（UA）緩沖區(qū)加載，這是通過(guò)SPI或I2C主機(jī)接口編程，或從目錄加載接收（RA）數(shù)據(jù)加載緩沖區(qū)。的信道狀態(tài)和用戶數(shù)據(jù)源中選擇控制txcus ［1:0］位利用登記0x09。當(dāng)選擇目錄作為輸入源時(shí)，信道狀態(tài)和用戶數(shù)據(jù)從這是推遲了一塊有關(guān)的音頻數(shù)據(jù)。

　　有效性（V）位可以編程使用兩個(gè)源之一。在控制0x09登記的valsel位利用選擇DIT塊有效的數(shù)據(jù)源。默認(rèn)源是控制寄存器中的有效位0x07，里面寫(xiě)的是通過(guò)SPI或I2C主機(jī)接口。有效點(diǎn)也可以從AES3轉(zhuǎn)移解碼器的輸出的目錄，其中V位DIT的子幀跟蹤解碼DIR值逐幀。奇偶校驗(yàn)位（P）總是會(huì)通過(guò)AES3編碼器內(nèi)部奇偶發(fā)生器邏輯產(chǎn)生的，如4位通過(guò)31的AES3編碼子幀的奇偶校驗(yàn)。

　　AES3編碼器的輸出連接到輸出線路驅(qū)動(dòng)器和CMOS緩沖器電源多路復(fù)用器。如圖所示在圖65中，電源多路復(fù)用器允許線路驅(qū)動(dòng)器或緩沖被AES3驅(qū)動(dòng)編碼數(shù)據(jù)DIT，或由旁路器，這與四的差分輸入線輸出相關(guān)前置放大器核心的接收器。旁路多路復(fù)用器允許的四線接收器輸出之一路由到線路驅(qū)動(dòng)器或緩沖器輸出，從而提供旁路操作模式。線路驅(qū)動(dòng)器和CMOS輸出緩沖器包括輸出禁用，設(shè)置對(duì)照登記的txoff 0x08和aesoff位。什么時(shí)候輸出被禁用，他們被迫低邏輯狀態(tài)。

　　AES3編碼器包括一個(gè)輸出靜音功能，集所有位為1頻道和2個(gè)音頻和輔助數(shù)據(jù)為零。前言，V，U，C位不受影響，而P點(diǎn)重新計(jì)算。靜音功能是利用控制登記的txmute 0x08位控制。