本文提出了一種實(shí)現(xiàn)信號(hào)采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號(hào)采集系統(tǒng)的系統(tǒng)設(shè)計(jì)，并著重介紹前端硬件的設(shè)計(jì)，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計(jì)進(jìn)行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達(dá)到了較好的效果，實(shí)現(xiàn)了信號(hào)的采集與存儲(chǔ)。

　　在圖像處理，瞬態(tài)信號(hào)檢測(cè)、工業(yè)、國(guó)防、通信等領(lǐng)域常常需要對(duì)傳感器等的外部輸入信號(hào)進(jìn)行處理與存儲(chǔ)。采用ARM 嵌入式處理器與FPGA 的方式來(lái)實(shí)現(xiàn)高速數(shù)據(jù)的采集和存儲(chǔ)，提供了一種高速度、高精度、低成本的數(shù)據(jù)采集方案。本系統(tǒng)使用Samsung公司的S3C2410 處理器和Altera 公司的EP2C8 FPGA作為系統(tǒng)的核心，同時(shí)使用Ti 公司的A/D 轉(zhuǎn)換芯片ADS5220 對(duì)輸入信號(hào)做模數(shù)轉(zhuǎn)換，可以實(shí)現(xiàn)采樣頻率達(dá)到1-40MHz。本文從硬件設(shè)計(jì)角度介紹系統(tǒng)的設(shè)計(jì)， 著重介紹FPGA 和ARM 處理器的互聯(lián)設(shè)計(jì)。

　　1 系統(tǒng)結(jié)構(gòu)

　　系統(tǒng)主要由A/D 轉(zhuǎn)換器、FPGA 和ARM 處理器三大部分組成。通過(guò)AD 芯片以1～40MHz 的采樣率把輸入模擬信號(hào)轉(zhuǎn)換為12bit 精度的數(shù)字信號(hào)，經(jīng)過(guò)FPGA 中的FIFO 存儲(chǔ)器緩存后由ARM 處理器以DMA的方式接收采集數(shù)據(jù)，再通過(guò)IDE 接口存儲(chǔ)數(shù)據(jù)到大容量硬盤(pán)，ARM 處理器接收數(shù)據(jù)之前可在FPGA 中以硬件實(shí)現(xiàn)數(shù)字濾波，處理分析，數(shù)據(jù)壓縮等硬件單元，或由ARM 處理器做一些簡(jiǎn)單的處理。圖1 是系統(tǒng)的結(jié)構(gòu)框圖。