可靠性評(píng)價(jià)
電子元器件的可靠性評(píng)價(jià)是指對(duì)電子元器件產(chǎn)品、半成品或模擬樣片(各種測(cè)試結(jié)構(gòu)圖形),通過(guò)各種可靠性評(píng)價(jià)方法，如可靠性試驗(yàn)、加速壽命試驗(yàn)和快速評(píng)價(jià)技術(shù)等，并運(yùn)用數(shù)理統(tǒng)計(jì)工具和有關(guān)模擬仿真軟件來(lái)評(píng)定其壽命、失效率或可靠性質(zhì)量等級(jí)。同時(shí)，利用可靠性篩選技術(shù)來(lái)評(píng)價(jià)產(chǎn)品是否合格，剔除早期失效的不合格品。
隨著電子元器件可靠性的要求不斷提高，電子元器件向超微型化、高集成化、多功能化方向更加迅猛的發(fā)展，對(duì)器件的可靠性評(píng)價(jià)技術(shù)日益為人們所關(guān)注。近年來(lái)，在這方面也相繼取得了很多好的進(jìn)展。以集成電路為例，如果沿用傳統(tǒng)的可靠性試驗(yàn)來(lái)評(píng)價(jià)產(chǎn)品可靠性，對(duì)于集成度高、生產(chǎn)數(shù)量少、試驗(yàn)費(fèi)用昂貴的器件產(chǎn)品，普遍感到有很大的困難。有的生產(chǎn)單位，開始采用加速壽命試驗(yàn)方法，可以縮短一些評(píng)價(jià)時(shí)間。后來(lái)，又采用晶片級(jí)可靠性 (WLR) 評(píng)估技術(shù)，在生產(chǎn)過(guò)程中或封裝前用測(cè)試結(jié)構(gòu)樣片進(jìn)行可靠性評(píng)估，加強(qiáng)了生產(chǎn)過(guò)程的控制,使影響器件可靠性的各種因素在生產(chǎn)過(guò)程中得到了及時(shí)的排除和改進(jìn)。最近，又開展了在研制設(shè)計(jì)階段就開始針對(duì)產(chǎn)品可能存在的失效模式，在線路設(shè)計(jì)、版圖設(shè)計(jì)、工藝設(shè)計(jì)和封裝結(jié)構(gòu)設(shè)計(jì)中進(jìn)行可靠性設(shè)計(jì)，同時(shí)加強(qiáng)在線的可靠性質(zhì)量控制，使可靠性評(píng)價(jià)技術(shù)逐漸由“輸出”控制(成品控制)前移到了“輸入”端的設(shè)計(jì)控制、生產(chǎn)過(guò)程控制，逐步建立了內(nèi)建可靠性的概念，進(jìn)一步實(shí)現(xiàn)了電子元器件的可靠性是“設(shè)計(jì)和制造進(jìn)去，而不是靠篩選出來(lái)的”觀念。
8.1.2 可靠性評(píng)價(jià)技術(shù)的進(jìn)展
以集成電路可靠性評(píng)價(jià)技術(shù)為例。它在原有的可靠性試驗(yàn)、可靠性篩選、加速壽命試驗(yàn)等評(píng)價(jià)技術(shù)的基礎(chǔ)上，又發(fā)展了晶片級(jí)可靠性評(píng)價(jià)方法、微電子測(cè)試結(jié)構(gòu)評(píng)價(jià)方法、結(jié)構(gòu)工藝質(zhì)量認(rèn)證評(píng)價(jià)方法、敏感參數(shù)快速評(píng)價(jià)方法、計(jì)算機(jī)輔助可靠性評(píng)價(jià)方法等。這些評(píng)價(jià)方法與傳統(tǒng)方法相比，都有節(jié)省試驗(yàn)樣品、縮短試驗(yàn)時(shí)間、減少試驗(yàn)費(fèi)用的特點(diǎn)，都是為了適應(yīng)當(dāng)今超大規(guī)模集成電路的發(fā)展而出現(xiàn)的評(píng)價(jià)方法，各自都具有很強(qiáng)的發(fā)展?jié)摿?。下面?duì)這些評(píng)價(jià)方法做些簡(jiǎn)要的介紹。
1. 晶片級(jí)可靠性評(píng)價(jià)方法
由于芯片中元器件數(shù)目大幅度增加，在可靠性試驗(yàn)中難于將應(yīng)力均勻地加到每個(gè)元器件上，使得可靠性試驗(yàn)的評(píng)價(jià)方法感到了一定困難。由于芯片集成密度提高，伴隨而來(lái)的縱向和橫向幾何尺寸的微細(xì)化，也給失效機(jī)理的分析和失效部位的確定帶來(lái)困難。這些都增加了根據(jù)失效模式進(jìn)行可靠性評(píng)價(jià)的難度。為此，目前在國(guó)際上對(duì)于規(guī)模比較大的集成電路的可靠性評(píng)價(jià)的主要工作放在封裝成品前進(jìn)行。這種方法稱之為晶片級(jí)可靠性(WLR)評(píng)價(jià)方法。
?WLR評(píng)價(jià)方法是在芯片生產(chǎn)過(guò)程中，通過(guò)工藝監(jiān)測(cè)，對(duì)與主要失效模式有關(guān)的內(nèi)容進(jìn)行評(píng)價(jià)。如由芯片上的Si-SiO2采集到氧化層中載流子陷阱密度、界面態(tài)密度、可動(dòng)電荷和固定電荷密度、針孔密度、氮化硅中氧含量等監(jiān)測(cè)數(shù)據(jù)。利用這些數(shù)據(jù)來(lái)評(píng)價(jià)集成電路抗熱電子效應(yīng)能力和與時(shí)間有關(guān)的擊穿（TDDB）的可靠性。由芯片上金屬化層在熱電應(yīng)力作用下的監(jiān)測(cè)數(shù)據(jù)，用來(lái)評(píng)價(jià)集成電路金屬互連系統(tǒng)的可靠性。類似方法可用于芯片上對(duì)抗靜電、抗電浪涌能力的評(píng)價(jià)、對(duì)CMOS芯片的抗閂鎖能力評(píng)價(jià)等。
晶片級(jí)可靠性評(píng)價(jià)方法就是根據(jù)主要失效模式，設(shè)定芯片階段的監(jiān)測(cè)內(nèi)容，從監(jiān)測(cè)到的數(shù)據(jù)來(lái)評(píng)價(jià)集成電路的可靠性。由于這種方法是在生產(chǎn)過(guò)程中結(jié)合工藝監(jiān)測(cè)進(jìn)行的，所以它能夠提供快速反饋，及時(shí)對(duì)影響可靠性的因素采取有效的改進(jìn)措施，也有利于縮短產(chǎn)品可靠性增長(zhǎng)的時(shí)間。不足之處是它不能反應(yīng)和解決引線封裝對(duì)集成電路可靠性帶來(lái)的影響。
?2. 微電子測(cè)試結(jié)構(gòu)可靠性評(píng)價(jià)的方法
多年來(lái)微電子測(cè)試結(jié)構(gòu)已廣泛用于集成電路生產(chǎn)中作為工藝監(jiān)測(cè)手段。隨著可靠性評(píng)價(jià)技術(shù)的發(fā)展，微電子測(cè)試結(jié)構(gòu)已被用于集成電路的可靠性評(píng)價(jià)。它可用于產(chǎn)品的研制階段，對(duì)可靠性設(shè)計(jì)進(jìn)行評(píng)審；也可用于生產(chǎn)階段，對(duì)產(chǎn)品進(jìn)行可靠性評(píng)價(jià)。它針對(duì)不同器件的主要失效模式，結(jié)合結(jié)構(gòu)及工藝特點(diǎn)，設(shè)計(jì)出不同的可測(cè)試的微電子結(jié)構(gòu)圖形。也可以針對(duì)超大規(guī)模集成電路（VLS1）中所有可靠性薄弱環(huán)節(jié)的單元電路來(lái)設(shè)計(jì)出微電子測(cè)試結(jié)構(gòu)。
這些測(cè)試結(jié)構(gòu)圖形，既可以在工藝過(guò)程中進(jìn)行測(cè)試，也可以單獨(dú)封裝，施加各種應(yīng)力做各種可靠性試驗(yàn)。根據(jù)這些測(cè)試數(shù)據(jù)以及這種結(jié)構(gòu)與VLSI具體結(jié)構(gòu)的關(guān)系得出VLSI的可靠性評(píng)價(jià)。
?3. 結(jié)構(gòu)工藝質(zhì)量認(rèn)證可靠性評(píng)價(jià)方法
美國(guó)、日本等國(guó)家開始研究通過(guò)對(duì)生產(chǎn)集成電路的生產(chǎn)線進(jìn)行結(jié)構(gòu)工藝質(zhì)量認(rèn)證，來(lái)評(píng)價(jià)器件的可靠性。對(duì)生產(chǎn)線進(jìn)行認(rèn)證或論證的內(nèi)容有：①針對(duì)生產(chǎn)器件的主要失效模式和機(jī)理，對(duì)器件的幾何結(jié)構(gòu)和材料結(jié)構(gòu)進(jìn)行可靠性論證；②對(duì)生產(chǎn)線工藝設(shè)備的可控能力、監(jiān)測(cè)設(shè)備的配套程度和監(jiān)測(cè)精度、人員技術(shù)水平和可靠性意識(shí)進(jìn)行認(rèn)證；③對(duì)各項(xiàng)工藝質(zhì)量參數(shù)和工藝質(zhì)量一致性進(jìn)行認(rèn)證；④對(duì)可靠性管理進(jìn)行認(rèn)證。
凡是認(rèn)證水平達(dá)到某一可靠性技術(shù)標(biāo)準(zhǔn)要求，在這一生產(chǎn)線上生產(chǎn)的集成電路產(chǎn)品即達(dá)到了某一可靠性水平。這正是美國(guó)國(guó)防部將原來(lái)使用的認(rèn)證合格器件清單（QPL）發(fā)展為認(rèn)證合格器件生產(chǎn)廠家清單（QML）所遵循的思想。這說(shuō)明在美國(guó)，這一評(píng)價(jià)方法已在一定程度上進(jìn)入了實(shí)用階段。
?4．敏感參數(shù)可靠性評(píng)價(jià)方法
人們?cè)陂L(zhǎng)期可靠性實(shí)踐中發(fā)現(xiàn)半導(dǎo)體器件的某些參數(shù)與它本身的可靠性有很強(qiáng)的相關(guān)性。通過(guò)測(cè)定這些參數(shù)可以評(píng)估器件的可靠性水平。這些參數(shù)稱之為可靠性的敏感參數(shù)。如器件的低頻噪聲、雙極型晶體管小電流下的電流放大系數(shù)和pn結(jié)的反向漏電流等都與器件的可靠性有明顯的相關(guān)性。所以，世界各國(guó)的可靠性工作者都在努力研究如何利用這些敏感參數(shù)來(lái)評(píng)估器件的可靠性或提高其評(píng)估精度。
?以低頻噪聲為例，它與雙極型晶體管的hFE、MOSFET在負(fù)溫偏下的跨導(dǎo)退化和閾值電壓漂移有相關(guān)性。當(dāng)這些漂移失效成為器件的主要失效模式時(shí)，通過(guò)測(cè)定器件初始的低頻噪聲就可以評(píng)估出這些器件的可靠性。低頻噪聲(1/f噪聲)的大小反映了器件表面、界面結(jié)構(gòu)的完整程度，噪聲越大，說(shuō)明結(jié)構(gòu)越不完整。器件的低頻噪聲來(lái)源于表面勢(shì)的起伏，表面勢(shì)的起伏是由于氧化層界面陷阱中電荷漲落引起的，界面陷阱密度越大，反映了界面缺陷越多，表面結(jié)構(gòu)越不完整，低頻噪聲越大。表面缺陷在器件工作時(shí)會(huì)導(dǎo)致器件性能的劣化，其中最明顯的就是器件參數(shù)的漂移。這就是用低頻噪聲作為敏感參數(shù)，評(píng)估器件可靠性的理論依據(jù)。
?用敏感參數(shù)來(lái)評(píng)價(jià)電子元器件可靠性的最大優(yōu)點(diǎn)是省時(shí)、經(jīng)濟(jì)、非破壞性，所以引起了可靠性工作者的極大興趣。但是這種方法還不完全成熟，仍有一定的局限性，有待不斷探索更多的敏感參數(shù)、更有效的評(píng)估方法和不斷提高其評(píng)估精度。
?5. 計(jì)算機(jī)輔助可靠性評(píng)價(jià)方法
隨著集成電路功能、結(jié)構(gòu)的日益復(fù)雜，影響集成電路可靠性的因素也日趨復(fù)雜，要準(zhǔn)確地評(píng)價(jià)集成電路的可靠性勢(shì)必要依賴于精確的可靠性物理分析，建立復(fù)雜的數(shù)學(xué)模型，再經(jīng)過(guò)大量的數(shù)據(jù)處理。這些工作只有依靠計(jì)算機(jī)才能完成。所以，利用計(jì)算機(jī)進(jìn)行可靠性評(píng)價(jià)是今后集成電路可靠性評(píng)價(jià)的必由之路。
?計(jì)算機(jī)輔助可靠性評(píng)價(jià)工作由以下幾部分組成：
（1）計(jì)算機(jī)可靠性采集系統(tǒng)：能快速、精確地從集成電路上采集可靠性評(píng)價(jià)所需要的各種數(shù)據(jù)，如氧化層中各種電荷密度、器件可靠性的敏感參數(shù)、在一定應(yīng)力下熱載流子的俘獲速率，接觸電阻在熱應(yīng)力下的變化率、金屬化互連系統(tǒng)的徙動(dòng)速率等；
（2）單一失效模式模擬器：把集成電路的結(jié)構(gòu)、工藝參數(shù)和承受應(yīng)力條件輸入模擬器就能給出具有這種失效模式的集成電路的壽命值；
（3）工藝模擬器：用于輸入工藝條件、輸出工藝結(jié)構(gòu)參數(shù)；
（4）器件模擬器：用于輸入工藝結(jié)構(gòu)參數(shù)、輸出器件參數(shù)；
（5）電路模擬器：用于輸入器件參數(shù)、輸出電路參數(shù)；
（6）組裝可靠性評(píng)價(jià)軟件包。
?可靠性評(píng)價(jià)所用模擬軟件的關(guān)鍵是模擬的精度。它取決于可靠性物理模型的正確性、數(shù)據(jù)采集硬件的精度、可靠性數(shù)學(xué)模型的精度等。