傳統(tǒng)的 SDR SDRAM 只能在信號(hào)的上升沿進(jìn)行數(shù)據(jù)傳輸，而 DDR SDRAM 卻可以在信號(hào)的上升沿和下降沿都進(jìn)行數(shù)據(jù)傳輸，所以 DDR 內(nèi)存在每個(gè)時(shí)鐘周期都可以完成兩倍于 SDRAM 的數(shù)據(jù)傳輸量，這也是 DDR 的意義——Double Data Rate，雙倍數(shù)據(jù)速率。舉例來說，DDR266 標(biāo)準(zhǔn)的 DDR SDRAM 能提供 2.1GB/s 的內(nèi)存帶寬，而傳統(tǒng)的 PC133 SDRAM 卻只能提供 1.06GB/s 的內(nèi)存帶寬。

　　一般的內(nèi)存條會(huì)注明 CL 值，此數(shù)值越低表明內(nèi)存的數(shù)據(jù)讀取周期越短，性能也就越好，DDR SDRAM 的 CL 常見值一般為 2 和 2.5 兩種。 DDR DDR 是雙倍數(shù)據(jù)速率（Double Data Rate）。DDR 與普通同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM）非常相象。普通同步 DRAM（現(xiàn)在被稱為 SDR）與標(biāo)準(zhǔn) DRAM 有所不同。標(biāo)準(zhǔn)的 DRAM 接收的地址命令由二個(gè)地址字組成。為接省輸入管腳，采用了多路傳輸?shù)姆桨?。第一地址字由原始地址選通（RAS）鎖存在 DRAM 芯片。緊隨 RAS 命令之后，列地址選通（CAS）鎖存第二地址字。經(jīng)過 RAS 和 CAS，存儲(chǔ)的數(shù)據(jù)可以被讀取。同步動(dòng)態(tài)隨機(jī)存儲(chǔ)器（SDR DRAM）由一個(gè)標(biāo)準(zhǔn) DRAM 和時(shí)鐘組成，RAS、CAS、數(shù)據(jù)有效均在時(shí)鐘脈沖的上升邊沿被啟動(dòng)。根據(jù)時(shí)鐘指示，可以預(yù)測(cè)數(shù)據(jù)和剩余指令的位置。因而，數(shù)據(jù)鎖存選通可以精確定位。由于數(shù)據(jù)有效窗口的可預(yù)計(jì)性，所以可將存儲(chǔ)器劃分成 4 個(gè)區(qū)進(jìn)行內(nèi)部單元的預(yù)充電和預(yù)獲取。通過脈沖串模式，可進(jìn)行連續(xù)地址獲取而不必重復(fù) RAS 選通。連續(xù) CAS 選通可對(duì)來自相同源的數(shù)據(jù)進(jìn)行再現(xiàn)。 DDR 存儲(chǔ)器與 SDR 存儲(chǔ)器工作原理基本相同，只不過 DDR 在時(shí)鐘脈沖的上升和下降沿均讀取數(shù)據(jù)。新一代 DDR 存儲(chǔ)器的工作頻率和數(shù)據(jù)速率分別為 200MHz 和 266MHz，與此對(duì)應(yīng)的時(shí)鐘頻率為 100MHz 和 133MHz。
?