描述

Kria KV260 Vision AI 入門套件是今年早些時候推出的 SoM（系統(tǒng)級模塊）開發(fā)板，我當(dāng)時在一篇項目文章中介紹了最初的內(nèi)容，展示了在不需要的情況下啟動和運行 AI 加速應(yīng)用程序設(shè)計是多么簡單復(fù)雜的FPGA設(shè)計知識。就像我在那個項目中所說的那樣，當(dāng)我得到一個新的 Xilinx FPGA 板時，我通常會直接前往 Vivado，但我不需要為了讓 Kria KV260 最初啟動并運行。

但是，我立即對初始圖像中的硬件設(shè)計以及如何在 Vivado 中進行設(shè)置以便將來能夠添加到它感到好奇。所以我更新到 Vivado 2021.1 并加入。

創(chuàng)建 Vivado 項目

首先從命令行獲取 Vivado 工具并啟動 Vivado GUI：

~$ source /tools/Xilinx/Vivado/2021.1/settings64.sh
~$ vivado

?

選擇創(chuàng)建新項目的選項。為項目提供所需的名稱并指定所需的文件路徑。我不建議使用網(wǎng)絡(luò)驅(qū)動器，因為 Vivado 無法很好地處理網(wǎng)絡(luò)驅(qū)動器位置。

在下一頁上，保留 RTL Project 的默認選擇和暫時不指定源文件的選項處于選中狀態(tài)。此外，如果您打算僅使用 Xilinx 預(yù)構(gòu)建的加速應(yīng)用程序，請不要選中使項目成為可擴展 Vitis 平臺的選項（因此將其保留為 Xilinx 所稱的固定平臺）。

起初這對我來說是不直觀的，因為可擴展 Vitis 平臺的全部意義在于為內(nèi)核提供硬件掛鉤，以便內(nèi)核訪問它以在 Linux 等操作系統(tǒng)中進行硬件加速。但是，這僅是當(dāng)內(nèi)核需要訪問的硬件經(jīng)過路由或位于 FPGA 的可編程邏輯中時。當(dāng)硬件通過 MIO 之類的東西直接連接到 Zynq/ZynqMP 處理系統(tǒng)時，硬件平臺可以是一個簡單的固定平臺，因為內(nèi)核已經(jīng)可以直接訪問外圍設(shè)備。

當(dāng)您第一次開始閱讀有關(guān)如何/為什么在 Vivado 中設(shè)置硬件平臺以供以后在 Vitis/PetaLinux 中使用時，我覺得這不是最清楚的，所以我認為在這里指出是很重要的。

?

?

?

?

1 / 7

?

關(guān)于 Vivado 2021.1 的另一件值得注意的事情是，安裝板預(yù)設(shè)文件的原因發(fā)生了巨大變化。Vivado 2021.1 無需自己下載并手動將它們放置在Vivado 安裝目錄中的board_files目錄中（這個文件夾實際上甚至不再存在），而是在其后端鏈接到 Xilinx 的 Github 存儲庫，您可以在其中選擇和下載電路板預(yù)設(shè)當(dāng)您選擇要針對項目的部件/板時，直接從開始菜單 GUI 中獲取所需的文件。

塊設(shè)計

通過創(chuàng)建一個新的塊設(shè)計開始整體設(shè)計，從 Flow Navigator 窗口中選擇Create Block Design并為其命名。

?

?

?

?

1 / 2

?

將 Zynq MPSoC IP 模塊添加到模塊設(shè)計中，并運行生成的模塊自動化以將 KV260 板預(yù)設(shè)應(yīng)用到它。KV260 PetaLinux BSP 只需要 ZynqMP 處理系統(tǒng) IP 塊，因為看起來 KV260 基板上的所有外設(shè)都通過 MIO/EMIO 引腳直接路由到 Zynq 處理系統(tǒng)。

?

?

?

?

1 / 3

?

運行塊自動化后，將pl_clk0連接到maxihpm0_fpd_aclk并將pl_clk1連接到maxihpm1_fpd_aclk：

?

我發(fā)現(xiàn)電路板預(yù)設(shè)并不能完全涵蓋 KV260 基板的整個配置。KV260 板上的 SD 卡、DisplayPort、UART、以太網(wǎng)和 USB 3.0 外設(shè)未通過運行塊自動化應(yīng)用板預(yù)設(shè)而配置到 ZynqMP 處理系統(tǒng) IP 中。它僅適用于 Kria K26 SoM 板配置，例如 DDR4、QSPI 和 eMMC。

因此，要啟用 KV260 基板外設(shè)，請雙擊 ZynqMP 處理系統(tǒng) IP 塊將其打開并根據(jù)以下說明啟用 SD 卡、DisplayPort、UART、以太網(wǎng)和 USB 3.0：

?

?

?

?

1 / 5

?

更新 ZynqMP 處理系統(tǒng) IP 后，驗證設(shè)計以確保沒有嚴重錯誤或警告。

?

HDL 包裝器

保存并關(guān)閉模塊設(shè)計并切換到 Sources 窗口中的 Hierarchy 選項卡。右鍵單擊模塊設(shè)計文件并選擇選項以創(chuàng)建 HDL 頂級包裝器以在 Vivado 項目中對其進行實例化。

選擇該選項以允許 Vivado 管理 HDL 封裝器并自動更新它。

?

?

?

?

1 / 3

?

約束

使用Flow Navigator中的Add Sources選項創(chuàng)建一個新的約束文件。

?

?

?

?

1 / 5

?

打開新創(chuàng)建的并添加項目約束。目前唯一的限制是比特流壓縮，因為沒有任何東西通過 PL 路由，所以不需要引腳分配。但是當(dāng)添加自定義硬件時，這種情況會發(fā)生變化。

將以下行添加到約束文件，然后保存并關(guān)閉它：

set_property BITSTREAM.GENERAL.COMPRESS TRUE [current_design]

?

編譯設(shè)計

使用 Flow Navigator 窗口中的項目流程運行綜合、實現(xiàn)并為項目生成比特流。

?

?

?

?

1 / 2 ?綜合設(shè)計

?

出口硬件

要在 Vitis 或 PetaLinux 中使用來自 Vivado 項目的硬件設(shè)計，必須將其打包在 Xilinx 專有的.XSA 包中作為硬件平臺。

單擊文件 > 導(dǎo)出 > 導(dǎo)出硬件...，并確保選擇將比特流包含在導(dǎo)出的硬件平臺中的選項。

?

?

?

?

1 / 4

?

對于導(dǎo)出位置，我個人喜歡將其設(shè)置為 Vivado 項目本身的頂級文件夾中的默認值。

打包并導(dǎo)出硬件平臺后，下一步是創(chuàng)建軟件以通過 Vitis 或 PetaLinux 在其上運行。Kria KV260 PetaLinux 項目是我將在我的下一個項目移植中介紹的內(nèi)容。如果您正在尋找如何將您自己的定制硬件添加到 Kria KV260 入門套件的基本設(shè)計的起點，希望這個項目會有所幫助。