一、實驗?zāi)康?br /> 1、了解在計算機中加減運算的基本原理。
2、熟悉集成電路的性能及使用方法。
3、利用所學(xué)知識，提高對邏輯電路綜合識圖能力。
二、實驗任務(wù)
用中小規(guī)模集成電路設(shè)計一個帶控制端的并行加減運算電路。
要求：當控制信號M=0時，電路進行加法運算；當控制信號M=1時，電路進行減法運算。用Multisim8進行仿真，并在實驗箱上實現(xiàn)。
三、實驗原理
1、減法運算的基本原理
在計算機中，為了減少硬件復(fù)雜性，減法基本上是通過加法來實現(xiàn)的。這首先需要求出減數(shù)的反碼（即把該數(shù)所有各位的0變?yōu)?，1變?yōu)?），再在結(jié)果上加1得到補碼，然后加到被減數(shù)上即可。例如：從1100減去0101
????????????? 被減數(shù)??????????? 1 1 0 0
????????????? 減數(shù)的補碼???? +? 1 0 1 1
????????????????????????????? 1 0 1 1 1

????????????? 略去此進位?????????? 結(jié)果是0111
2、求二進制數(shù)反碼電路
可以用異或門來實現(xiàn)， ，可選用74LS86四異或門。
3、圖3.12.1是并行加減運算的電路原理圖
?
圖3.12.1???? 并行加減運算的電路原理圖
將待加減的數(shù)據(jù)先送入寄存器存儲起來，存儲之前清零，把數(shù)據(jù)A=A3A2A1A0送到寄存器①中，數(shù)據(jù)B=B3B2B1B0送到寄存器②中，寄存器②的輸出送到異或門的輸入。M=0時，電路進行加法運算，異或門的輸出與輸入數(shù)據(jù)相同。M=1時，電路進行減法運算，異或門的輸出是輸入的反碼。最后，將兩路數(shù)據(jù)送入四位全加器相加得S=A+B或S=A-B的結(jié)果。在做減法運算時，對其結(jié)果S=A-B中的進位位CO要注意：當A＞B時，CO=1要略去；當A＜B時，CO=0，此時表示有借位，也即表示S=A-B是負數(shù)。
4、74LS87互補器
74LS87互補器是四位正/反碼選擇器，其引腳排列如圖3.12.2所示?；パa器的工作由B和C端控制。當B和C端的輸入均為低電平時，四位二進制輸入A1A2A3A4將以反碼形式傳輸?shù)捷敵鯵1Y2Y3Y4；B為低電平但C為高電平時，四位二進制輸入A1A2A3A4將以原碼形式傳輸?shù)捷敵鯵1Y2Y3Y4；B為高電平時，輸出將是C端輸入電平的反碼而和數(shù)據(jù)輸入電平無關(guān)，如表3.12.1所示。