ASIC設(shè)計技術(shù)及其發(fā)展研究:對ASIC 設(shè)計的工作流程和相關(guān)工具軟件進行了簡要介紹，并概括了ASIC 設(shè)計的發(fā)展過程和較新趨勢，以促進大家對芯片設(shè)計領(lǐng)域的認識和了解。
1、引言
（1）ASIC 設(shè)計的分類
ASIC 設(shè)計主要有全定制（full custom）設(shè)計方法和半定制（semi- custom）設(shè)計方法。半定制設(shè)計又可分為門陣列設(shè)計、標準單元設(shè)計、可編程邏輯設(shè)計等等。全定制方法是完全由設(shè)計師根據(jù)工藝，以盡可能高的速度和盡可能小的面積以及完全滿意的封裝、獨立地進行芯片設(shè)計。這種方法雖然靈活性高，而且可以達到最優(yōu)的設(shè)計性能，但是需要花費大量的時間與人力來進行人工的布局布線，而且一旦需要修改內(nèi)部設(shè)計，將不得不影響到其它部分的布局。所以，它的設(shè)計成本相對較高，適合于大批量的ASIC 芯片設(shè)計，如存儲芯片的設(shè)計等等。相比之下，半定制方法是一種基于庫元件的約束性設(shè)計。約束的主要目的是簡化設(shè)計、縮短設(shè)計周期，并提高芯片的成品率。它更多地利用了EDA 系統(tǒng)來完成布局布線等工作，可以大大地減少設(shè)計工程師的工作量，因此它比較適合于小規(guī)模設(shè)計生產(chǎn)和實驗。
與傳統(tǒng)的電路設(shè)計方法相比，ASIC 設(shè)計具有如下優(yōu)點：①用ASIC 來設(shè)計和改造電子產(chǎn)品可以大幅度地減小印刷電路板的面積和接插件，降低裝配和調(diào)試費用，從而降低產(chǎn)品的綜合成本。②提高產(chǎn)品的可靠性。采用ASIC 后，可以大幅度減少焊點和接插件數(shù)目，系統(tǒng)的可靠性可以大幅度提高。③提高產(chǎn)品的保密程度和競爭能力，維護設(shè)計者IP 權(quán)力。④降低電子產(chǎn)品的功耗。由于ASIC 內(nèi)部電路尺寸很小，互連線短、分布電容小，驅(qū)動電路的功耗可以大大降低；另外由于芯片內(nèi)部受外界干擾很小，可以使用比較低的工作電壓以降低功耗。⑤提高電子產(chǎn)品的工作速度。ASIC 芯片內(nèi)部很短的互連線能大大縮短延遲時間，且芯片內(nèi)部不易受外界干擾，對提高系統(tǒng)運行速度非常有利。⑥大大減小電子產(chǎn)品的體積重量。