CN0232 可以選擇不同的PLL。ADF4350和ADF4153內(nèi)的小數(shù)N分頻PLL具有PFD/4095的最低頻率分辨率。如果需要更精細的分辨率，可以選擇ADF4157。PLL的分辨率為PFD/225，從而提供<1 Hz的超精細分辨率。 對于需要更簡單的軟件編程能力的應用，ADF4150 PLL與ADF4350軟件兼容，簡化了軟件編程序列。 ? 圖2. ADF4350在1.6GHZ時的PFD雜散 ? 圖3. 使用ADF4153 PLL時，ADF4350在1.6GHZ時的PFD雜散 ? ADF4350是一款寬帶PLL和VCO，由三個獨立的多頻段VCO組成。每個VCO涵蓋約700 MHz的范圍(VCO頻率之間有部分重疊)。這樣可提供2.2GHz至4.4GHz的基本VCO頻 率范圍。低于2.2 GHz的頻率可使用DF4350的內(nèi)部分頻器生成。 對于大多數(shù)應用，ADF4350的內(nèi)部PLL用于鎖定VCO。除了鎖定PLL，PLL電路的另一重要功能是VCO頻段選擇，即使用內(nèi)部PLL的內(nèi)部參考(R)和反饋(N)計數(shù)器比較VCO輸出和參考輸入。要完成頻率生成，必須使能內(nèi)部PLL，且必須設(shè)置所需頻率。一旦頻段選擇已經(jīng)耗去足夠的時間，內(nèi)部PLL可禁用，最后，可使能外部PLL。外部PLL比較參考頻率與VCO輸出頻率以產(chǎn)生穩(wěn)定的直流電壓，用以鎖定PLL。 圖2顯示了使用ADF4350內(nèi)部PLL和VCO在RFOUTA+上測得的輸出頻率雜散，ADF4153 PLL禁用。請注意，13 MHz和26 MHz時存在PFD雜散。 圖3顯示了ADF4350內(nèi)部PLL電路禁用、外部ADF4153 PLL有效時，在RFOUTA+上測得的輸出雜散。在此模式下，ADF4153的電荷泵輸出驅(qū)動環(huán)路濾波器，后者又驅(qū)動ADF4350的VTUNE 輸入。VTUNE 輸入控制ADF4350 VCO輸出頻率。 比較圖2和圖3可發(fā)現(xiàn)，在圖2中由于鑒頻鑒相器(PFD)頻率(13 MHz和26 MHz時)產(chǎn)生的雜散在圖3中消失在噪底中。 ADF4153 PLL.CN-0232使用EVAL-ADF4350EB2Z 板來評估所述電路，僅略作修改以加快設(shè)置和評估。EVAL-ADF4350EB2Z板使用標準ADF4350編程軟件，該軟件包含在評估板附帶的光盤上。EVAL-ADF4153EBZ1 評估板自帶用于ADF4153 PLL的軟件。 設(shè)備要求 帶編程軟件的EVAL-ADF4350EB2Z。 帶編程軟件的EVAL-ADF4153EBZ1。 5.5 V電源。 R&SSMA100A信號發(fā)生器或等效器件。 R&SFSUP26頻譜分析儀或等效器件。 兩臺運行Windows? XP、Windows Vista(32位)或Windows7(32位)的PC，一臺帶USB端口，另一臺帶打印機端口。如果兩種端口都沒有，可使用EVAL-ADF4xxxX-USBUSB適配器套件代替打印機端口。 需要SMA同軸電纜將EVAL-ADF4350EB2Z的RFOUTB+連接至EVAL-ADF4153EBZ1的RFIN。另外需要簡單的SMA分路器，以便在兩個電路板之間共享基準電壓源。需要某種柔 性微型同軸電纜將ADF4153環(huán)路濾波器的輸出連接到ADF4350 VTUNE輸入。為了將無用干擾降至最低，電纜兩端必須接地至各電路板上的適當GND點。 功能框圖 本實驗中使用EVAL-ADF4153EBZ1 和EVAL-ADF4350EB2Z 。選擇EVAL-ADF4350EB2Z是因為它含有輔助RFOUTB+輸出級，該級通過SMA電纜連接到EVAL-ADF4153EBZ1，如圖4所示。 兩個PLL使用相同的基準輸入(REFIN)頻率；因此SMA分路器將相同REFIN連接到兩個電路板。 EVAL-ADF4153EBZ1上的環(huán)路濾波器輸出通過屏蔽同軸電 纜連接到ADF4350的VTUNE引腳，以確保引腳上無額外噪聲 或雜散。兩個器件是單獨編程的?？赡苄枰獮槊總€電路板使用不同PC，以確保硬件驅(qū)動器之間不發(fā)生沖突。 開始使用 UG-110用戶指南詳細說明了的安裝和使用。UG-110還包理圖、布局和物料清單。 UG-167用戶指南包含關(guān)于EVAL-ADF4153EBZ1的類似信息。電路板上必要的修改是去除了VCO (Y1)。為了將該電路板重新配置為輸入，去除了R7電阻，并將R8和R9改變?yōu)?。 ADF4350板上的PLL環(huán)路濾波器未被時，微型同軸電纜可用于將ADF4153出連接到ADF4350 (T4)的VTUNE引腳。須連接到兩個電路板上的接地點。 ? 圖4. 測試設(shè)置功能框圖 ? 初始化程序 ADF4350必須為每個新頻率執(zhí)行頻段選擇。 正常初始化ADF4350(設(shè)置R5、R4、R3、R2、R1、R0)，但DB4、R2設(shè)置為1(ICP三態(tài)使能)，因為ADF4350電荷泵未被使用。將DB9、R4設(shè)置為0，以實現(xiàn)RFOUTB+上的分頻VCO輸出。使能RFOUTB+(輔助輸出)。此信號經(jīng)同軸電纜饋入ADF4153。 初始化ADF4153(根據(jù)數(shù)據(jù)手冊)，以接受VCO輸出頻率作為RF輸入頻率。請注意，頻段選擇開關(guān)位于內(nèi)部；因此不需要外部開關(guān)來去除PLL VTUNE 。 ADF4153實現(xiàn)鎖定時，必須將ADF4350計數(shù)器復位到1 (DB3、R2)。不激活計數(shù)器復位會降低雜散性能。此 外，所有ADF4350頻率合成器模塊可使用測試模式位 (DB10、R5)關(guān)斷。 ? 圖5. ADF4350軟件窗口 ? 頻率更新 將DB10、R5設(shè)置為0以重新激活ADF4350頻率合成器模塊。 將ADF4350的DB3、R2設(shè)置為0以取消計數(shù)器復位，因為頻段選擇需要這些計數(shù)器。 根據(jù)需要為新頻率設(shè)置ADF4350和ADF4153 N計數(shù)器寄存器。 ADF4153實現(xiàn)鎖定時，可激活ADF4350計數(shù)器復位(DB3、R2)。此外，所有頻率合成器模塊可使用測試模 式位(DB10、R5)關(guān)斷。 視需要為新頻率重復第1至第4步。 圖5和圖6中顯示的軟件屏幕截圖顯示了26MHzIN (ADF4350) 和13 MHz PFD (ADF4153)的軟件窗口。設(shè)置設(shè)備后，使用標準RF測試方法測量輸出信號的頻譜純 度。 ? 圖6. ADF4153軟件窗口 ? CN0232 將集成VCO和外部PLL電路的頻率合成器雜散輸出降至最低 圖1所示電路使用帶集成式VCO和外部PLL的ADF4350頻率合成器，通過隔離PLL頻率合成器電路與VCO電路將雜散輸出降至最低。 集成PLL和VCO的器件可從數(shù)字PLL電路饋通至VCO，由于PLL電路靠近VCO，會導致較高的雜散電平。 圖1所示電路使用完全集成的小數(shù)N分頻PLL和VCOADF4350，配合ADF4153PLL使用時，它可產(chǎn)生137.5MHz至4400MHz范圍內(nèi)的頻率。 除了雜散性能改進外，使用外部PLL的另一潛在優(yōu)勢是可以增加頻率分辨率。例如，如果選擇ADF4157PLL取代ADF4153，PLL的頻率分辨率可精細至0.7Hz。 圖1. ADF4153PLL與ADF4350相連(原理示意圖，所有連接和去耦均未顯示) ? CN0232 CN0232 | circuit note and reference circuit info 將集成VCO和外部PLL電路的頻率合成器雜散輸出降至最低 | Analog Devices 圖1所示電路使用帶集成式VCO和外部PLL的ADF4350 頻率合成器，通過隔離PLL頻率合成器電路與VCO電路將雜散輸出降至最低。

集成PLL和VCO的器件可從數(shù)字PLL電路饋通至VCO(analog)