SDC約束文件中常見的基礎(chǔ)命令總結(jié)

設(shè)計內(nèi)部包含多個時鐘，但是所有時鐘都通過一個時鐘源分頻得到，這種是同步時鐘，相位都是固定的。工具在分析時序時，會自動計算兩時鐘信號相鄰最近的相位的時間差...

2023-12-04 標(biāo)簽：時鐘源時鐘信號異步時鐘 2792 0

IC設(shè)計：ram的應(yīng)用-異步時鐘域位寬轉(zhuǎn)換

在進(jìn)行模塊設(shè)計時，我們經(jīng)常需要進(jìn)行數(shù)據(jù)位寬的轉(zhuǎn)換，常見的兩種轉(zhuǎn)換場景有同步時鐘域位寬轉(zhuǎn)換和異步時鐘域位寬轉(zhuǎn)換。本文將介紹異步時鐘域位寬轉(zhuǎn)換

2023-11-23 標(biāo)簽：寄存器IC設(shè)計RAM 1194 0

clock skew會影響時序收斂嗎？

對于發(fā)送時鐘和接收時鐘是同一時鐘的單周期路徑，時鐘抖動對建立時間有負(fù)面影響，但對保持時間沒有影響。

2023-06-12 標(biāo)簽：正弦波SVG時鐘信號 838 0

怎么設(shè)計一個Glitch Free的時鐘切換電路呢？

輸入sel，clka，clkb，sel為1輸出clka，sel為0輸出clkb。

2023-06-05 標(biāo)簽：時鐘源CLK異步時鐘 984 0

同步FIFO設(shè)計（下）

在上升沿觸發(fā)電路中，建立時間就是在時鐘上升沿到來之前，觸發(fā)器數(shù)據(jù)保持穩(wěn)定的最小時間；而保持時間就是在時鐘上升沿到來之后，觸發(fā)器數(shù)據(jù)端數(shù)據(jù)還應(yīng)該保持的最小時間。

2023-06-05 標(biāo)簽：存儲器控制電路觸發(fā)器 887 0

異步時鐘的同步處理

在異步系統(tǒng)中，由于數(shù)據(jù)和時鐘的關(guān)系不是固定的，因此會出現(xiàn)違反建立和保持時間的現(xiàn)象。

2023-06-05 標(biāo)簽：RAM觸發(fā)器FIFO存儲 3092 0

時序約束---多時鐘介紹

當(dāng)設(shè)計存在多個時鐘時，根據(jù)時鐘的相位和頻率關(guān)系，分為同步時鐘和異步時鐘，這兩類要分別討論其約束

2023-04-06 標(biāo)簽：時鐘異步時鐘同步時鐘 1417 0

跨時鐘域處理方法(二)

慢時鐘域采集從快時鐘域傳輸來的信號時，需要根據(jù)信號的特點來進(jìn)行同步處理。對于單 bit 信號，一般可根據(jù)電平信號和脈沖信號來區(qū)分。

2023-03-28 標(biāo)簽：信號脈沖信號時鐘域 1216 0

同步時鐘和異步時鐘詳解

當(dāng)觸發(fā)器輸入端的數(shù)據(jù)和觸發(fā)器的時鐘不相關(guān)時，很容易導(dǎo)致電路時序約束不滿足。本章主要解決模塊間可導(dǎo)致時序 violation 的異步問題。

2023-03-28 標(biāo)簽：信號觸發(fā)器異步電路 1.3萬 0

跨時鐘域設(shè)計之控制信號傳輸工作原理

跨時鐘域通俗地講，就是模塊之間有數(shù)據(jù)交互，但是模塊用的不是同一個時鐘進(jìn)行驅(qū)動。

2020-10-08 標(biāo)簽：波形信號傳輸控制信號 2857 0

AXI STREAM FIFO如何設(shè)置雙時鐘

IP核的全稱是： AXI4-STREAM FIFO 設(shè)置注意事項：一定要選擇異步時鐘，也就是雙時鐘，如下： 關(guān)于其他配置： TLAST 一般要選擇的，...

2018-03-26 標(biāo)簽：異步時鐘 5564 0