完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > 賽靈思
提供賽靈思公司最新的技術(shù)和產(chǎn)品信息,工程師最喜歡的賽靈思技術(shù)社區(qū)
文章:1699個 瀏覽:132259次 帖子:56個
如何為KCU105評估套件創(chuàng)建Tandem設(shè)計
了解如何針對KCU105評估套件創(chuàng)建Tandem設(shè)計。 Tandem方法將比特流分成兩部分,允許首先加載比特流的PCIe部分,以確保在系統(tǒng)期間枚舉PCIe塊
這展示了DDR3內(nèi)存的Kintex-7 FPGA接口功能。
以12Gb/s的速率運(yùn)行的GTX收發(fā)器演示
了解現(xiàn)在能夠以12 Gb / s的速率運(yùn)行的7系列Kintex-7和Virtex-7 FPGA系列中的GTX收發(fā)器。
如何在UltraScale+設(shè)計中使用UltraRAM模塊
了解如何在UltraScale +設(shè)計中包含新的UltraRAM模塊。 該視頻演示了如何在UltraScale + FPGA和MPSoC中使用Ultr...
采用Zynq UltraScale+ MPSoC EV器件進(jìn)行4K編碼和解碼操作
本視頻向您演示了賽靈思16nm MPSoC產(chǎn)品系列的最新成員Zynq UltraScale + MPSoC EV器件的強(qiáng)大的實(shí)時視頻處理功能。該器件專為...
Virtex-7 H580T是全球首款全可編程異構(gòu)3D FPGA,具有最高速度的低抖動28Gbps收發(fā)器。
本視頻介紹了可用于構(gòu)建7系列FPGA內(nèi)存控制器的軟IP。 這些模塊討論了如何使用Xilinx存儲器接口生成器構(gòu)建存儲器控制器以及MIG如何構(gòu)建存儲器控制器。
NGCodec H.265/HEVC視頻壓縮技術(shù)介紹
NGCodec開發(fā)下一代視頻壓縮技術(shù),專為超低延時,高質(zhì)量應(yīng)用而優(yōu)化使用Xilinx FPGA,NGCodec可以硬件加速其HEVC / H.265算法...
reconfigure.io的Rob Taylor在法蘭克福的XDF 2018云軌道中展示了一個用例。 Rob討論了FPGA在FPGA中的可訪問性,...
了解Vivado實(shí)現(xiàn)中2015.3中的新增量編譯功能,包括更好地處理物理優(yōu)化和自動增量編譯流程。
了解如何描述Spartan-6 FPGA中的全局和I / O時鐘網(wǎng)絡(luò),描述時鐘緩沖器及其與I / O資源的關(guān)系,描述Spartan-6 FPGA中的DCM功能。
Spartan-6 FPGA HDL編碼技術(shù)的特性介紹
了解如何對寄存器資源進(jìn)行編碼,以便您的設(shè)計具有更少的控制集并以更高的系統(tǒng)速度運(yùn)行,避免最常見的編碼錯誤,從而降低設(shè)備利用率和系統(tǒng)速度,預(yù)測設(shè)計將如何映射到...
如何使用IP Integrator創(chuàng)建硬件設(shè)計
本視頻介紹了使用IP Integrator(IPI)創(chuàng)建簡單硬件設(shè)計的過程。 使用IPI可以無縫,快速地實(shí)現(xiàn)DDR4和PCIe等塊 連接在一起,在幾...
Zynq UltraScale+ MPSoC LPDDR器件中硬化控制器的性能介紹
該視頻顯示了Zynq?UltraScale+?MPSoC處理系統(tǒng)中硬化控制器的性能如何,LPDDR4以2.4Gbps運(yùn)行48小時以上,在壓力下,具有低抖...
NGCodec的AWS F1實(shí)例視頻編碼解決方案可通過云技術(shù)幫助更多客戶以低時延,低成本的方式訪問高質(zhì)量視頻。充分利用Xilinx的F1實(shí)例技術(shù),與基于...
Zynq UltraScale + MPSoC平臺的引擎3演示
賽靈思聯(lián)盟成員MoSys在OFC 2016上展示了其與Xilinx Zynq UltraScale + MPSoC平臺接口的BandwidthEngin...
2018-11-22 標(biāo)簽:賽靈思 3358 0
Perrone Robotics的無人駕駛汽車平臺可通過將不同的傳感器及控制邏輯與自主控制便捷集成實(shí)現(xiàn)快速開發(fā).Xilinx MPSoC提供多個數(shù)據(jù)來源...
基于Xilinx全可編程FPGA的AWS F1實(shí)例介紹
采用基于Xilinx全可編程FPGA的AWS F1實(shí)例,Edico Genome可幫助更廣泛的用戶群以較低的成本獲得加速的高精度基因組合水線算法,僅一個...
在AR / VR世界,低時延才是王道。在Vrvana耳機(jī)的核心部位,Zynq SoC是實(shí)現(xiàn)以最小化時延幫助處理大量數(shù)據(jù),實(shí)現(xiàn)傳感器融合并保持輕量級外形的關(guān)鍵。
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |